КОМПЬЮТЕРЫ

Технология SGI RASC

Общая структура

Технология SGI RASC является одним из примеров использования в многопроцессорных системах FPGA-ускорителей, размещённых в помощь основным процессорам. Однако в отличие от, например решения Cray XD1, где FPGA встраиваются непосредственно в архитектуру систем, SGI предлагает модули RASC для встройки в другие системы, такие как сервера SGI Altix и системы визуализации Silicon Graphics Prism. Согласно данным сайта SGI, в настоящее время известно 2 версии модулей SGI RASC.

	Технология SGI RASC (Версия 1)	Блэйд SGI RASC RC100
FPGA	Xilinx Virtex-II 6000	Xilinx Virtex-4 LX200
Число FPGA	1	2
Хост	SGI Altix 3700 Bx2 SGI Altix 350	SGI Altix 4000 SGI Altix 3700 Bx2* SGI Altix 350*
Память	16 MB QDR SRAM	80 MB QDR SRAM (40 MB на FPGA)
I/O	Два порта NUMAlink-4 Прямое подключение к разделяемой памяти сервера	Два порта NUMAlink-4 Прямое подключение к разделяемой памяти сервера
Максимальная конфигурация	До 2 единиц на систему	До 8 блэйдов RC100 на систему Больше возможно в специальных конфигурациях
Размеры	Rack-Mountable EIA slide-mountable 2U (3.5" H x 19"W x 26"D)	Блэйд 10-U Altix 4000 IRU До 8 блэйдов RC100 на IRU Rack-Mountable 2 блэйда в одном слоте шасси EIA slide-mountable 3U (5.25" H x 19"W x 26"D)
ОС	Linux (на хост сервере)	Linux (на хост сервере)
Chipset	Один TIO	Два TIO

*Доступна с 2 блэйдами на 1 слот шасси

Системная среда

Кроме стандартных средств, предоставляемых ОС головной системы (Linux), для технологии RASC выполнены:

• Поддерживающая FPGA версия отладчика GNU (GDB) - для одновременной отладки и приложения и FPGA
• Уровень абстракции RASC (RASCAL), обеспечивающий последовательное или паралелльное наращивание FPGA
• RASC API и библиотека корневых сервисов, включающей инструменты для разработки реконфигурируемых счетных элементов в многопользовательской, многопотоковой среде
• Разработка в сотрудничестве со сторонними поставщиками инструментов HLL - для предоставления таких инструментов как Celoxica Handel-C и DK Design Suite, Mitrionics Mitrion-C и Starbridge Systems Viva

© Лаборатория Параллельных информационных технологий НИВЦ МГУ