На рис.3 и 4 приведены примеры включения ПЛИС для конфигурации ПЛИС и программирования.

Рис.3. Включение ПЛИС FLEX10K в режиме последовательной пассивной конфигурации с помощью кабеля ByteBlasterMV

Рис.3. Включение ПЛИС МАХ7000,9000 в режиме программирования через интерфейс JTAG.

Для хранения конфигурационной информации ПЛИС, выполненных по технологии SRAM используются последовательные ПЗУ.

При необходимости загрузки ПЛИС большой емкости используется каскадное включение нескольких ПЗУ. На рис.5 приведена схема включения конфигурационных ПЗУ и ПЛИС семейств FLEX6000, FLEX10K, APEX20K фирмы Altera. Все резисторы имеют номинал 1 кОм.

Рис.5. Конфигурация ПЛИС FLEX6000, FLEX10K, APEX20K при помощи ПЗУ EPC2, EPC1, EPC1441.

Кроме использования ПЗУ, ПЛИС можно конфигурировать с использованием контроллера системы, в которой применена ПЛИС. В таблице 2 приведены возможные режимы конфигурации ПЛИС

Таблица 2.

Особенности конструирования устройств на ПЛИС.

Электронные узлы ЦОС с использованием современных ПЛИС значительно отличаются от устройств разработки конца 80-х - начала 90-х годов. Во-первых, новые технологии поверхностного монтажа привели к уменьшению габаритов компонентов в 3 -6 раз. Во -вторых, появились новые корпуса интегральных схем с малым шагом между выводами (0.5 -0.65 мм), корпуса с шариковыми выводами (BGA), новые малогабаритные дискретные компоненты и соединители. В-третьих, повысилась точность изготовления печатных плат, повысились возможности для разводки сложных устройств в малых габаритах. Появление новой элементной базы позволяет говорить о возможности воплощения сложных систем на одной плате и даже на одном кристалле (system -on -chip). Это означает, что на одной и той же типичной плате устройства обработки сигналов в малых габаритах размещаются высокочувствительный аналоговый тракт, аналого-цифровой преобразователь, высокоскоростная схема цифровой обработки на процессоре и (или) программируемых логических интегральных схемах, буферные элементы и драйверы линий связи, элементы стабилизаторов напряжения питания и преобразователей уровня и другие узлы. Естественно, что это накладывает свой отпечаток на методологию разработки платы и конструирования всего устройства в целом.

При проектировании плат с использованием средств САПР необходимо всегда помнить, что сколь совершенными ни были алгоритмы автоматической трассировки, они никогда не заменят работу конструктора. В лучшем случае в автоматическом режиме возможна трассировка малочувствительных, медленных (до 3 -5 МГц) цифровых цепей. А серьезные платы трассируются только вручную. Полезно проводить их анализ на взаимные помехи с использованием специализированных программных средств.

Особое внимание следует уделять проблеме заземления. Этому вопросу каждая фирма - производитель элементной базы, уделяет огромное внимание в своих Application notes (например [4]) однако, до сих пор многие разработчики наступают на одни и те же грабли.

Как известно, земляная шина определяется как эквипотенциальная поверхность, потенциал которой служит для схемы уровнем отсчета напряжений.

При проектировании земляных цепей преследуются две цели. Во-первых, следует помнить, что заземление минимизирует напряжение шумов, возникающее при прохождении токов от нескольких схем через общее сопротивление земли. Во-вторых, необходимо исключить образование контуров заземления, чувствительных к электромагнитным полям и разностям потенциалов.

Таким образом, заземление представляет собой обладающую низким импедансом цепь возврата тока. Отсюда ясно, что протекание любого тока в системе заземления приводит к появлению разности потенциалов. Ясно, что эта разность потенциалов должна быть минимальной. Отсюда следует, что при проектировании топологии земли следует обеспечить импеданс заземления на как можно более низком уровне и контролировать токи, протекающие между источниками и нагрузками. Необходимо использовать несколько цепей заземления, соединенных в одной точке. Причем традиционного деления на аналоговую и цифровую земли может оказаться недостаточно. Иногда удобно разделять аналоговую земляную цепь на две: одна служит землей для слабого входного сигнала, а другая для мощного выходного. То же самое можно сказать и о цифровых землях - мощные буферы на выходе могут быть причиной появления помех во входных цепях узла ЦОС.

Следует избегать заземления т.н. гирляндой, следует использовать одноточечные схемы заземления, когда различные земли соединяются в единственной точке ввода у разъема питания.

В первую очередь, следует помнить, что если разрабатывается плата, содержащая как аналоговые, так и цифровые узлы и работающая на достаточно большой тактовой частоте (>1 МГц), то не следует экономить на спичках и разрабатывать двухслойную плату. В этом случае необходимо использовать многослойную плату, в которой внутренние слои представляют собой сплошные плоскости земли и питания. Более того, иногда целесообразно использовать отдельные слои для аналоговых земель или дополнительных экранов.

Нелишне напомнить обо всем известном скин-эффекте и зависимости импеданса от частоты, поэтому область металлизации одного и того же размера будет иметь различный импеданс на низких и высоких частотах. Рекомендуется все свободное пространство платы заполнить сплошной областью металлизации, соединенной с общей шиной, чтобы избежать наводок.

Если передается скоростной сигнал на достаточно большое расстояние, то сделать это можно только по согласованной линии на низкоомную нагрузку. При проектировании схем на ПЛИС желательно ставить достаточно мощный буфер, например 74HC244 , 74HC245 и им подобный. Следует предостеречь разработчиков от соблазна использовать ПЛИС для реализации импульсных схем (генераторов, одновибраторов) с помощью внешних емкостей и сопротивлений. Конечно, работать будет, но не любят ПЛИС емкостную нагрузку, поэтому не стоит заниматься экономией на спичках.

При проектировании платы, содержащей скоростные цифровые микросхемы (ПЛИС, сигнальные процессоры и т.п.) следует подумать о теплоотводе. Полезны бывают дополнительные слои металлизации платы для отвода излишнего тепла от микросхем.

После завершения разработки топологии платы устройства ЦОС стоит максимально расширить все силовые цепи, земли, ответственные сигнальные цепи.

При разработке ответственных устройств не следует забывать о возможностях современных средств по анализу целостности сигналов, тепловых режимов, прочности и т.д. подробная информация о таких продуктах приведена в работе [5].

В качестве примера рассмотрим реализацию алгоритма демодуляции ЧМн сигналов, примененную при проектировании цифрового приемника телеметрической информации. Реализация цифровой части алгоритма демодуляции и выделения синхроимпульса была выполнена на кристалле FLEX10K50. Входными сигналами являлись две квадратуры принятого сигнала полученные после смесителей. Реализованное устройство состоит из входных цифровых КИХ фильтров с 16 отводами, непосредственно блока демодуляции ЧМн сигнала и блока синхронизатора.

Для реализации входных КИХ фильтров был использован пакет Altera DSP Design Kit. Данный пакет был выбран ввиду того, что он позволяет по рассчитанным коэффициентам цифрового фильтра быстро получить AHDL описание устройства с данными характеристиками и максимально доступной точностью при заданных значениях точности входных данных и внутреннего представления коэффициентов фильтрации. Для этого исходные коэффициенты фильтра масштабируются. Кроме этого DSP Design Kit позволяет сгенерировать векторный файл для моделирования работы фильтра, а также позволяет преобразовать выходные данные отклика фильтра к масштабу входных данных и построить график отклика фильтра на входное воздействие.

Вход фильтра является восьмибитным, представление коэффициентов также восьмибитное, точность вычислений и выходной сигнал имеют семнадцатибитную точность. В отличие от классической реализации КИХ фильтров в виде набора умножителей для взвешивания задержанных отсчетов входного сигнала и выходного сумматора, данная реализация вообще не содержит умножителей. Все операции умножения заменены операциями распределенной арифметики, что возможно благодаря постоянству коэффициентов фильтрации и наличию в кристаллах FLEX10К так называемых look-up-tables (LUTs). Результат операции умножения представляется в виде суммы нескольких слагаемых. Значения этих слагаемых выбираются из заранее сгенерированной по значениям коэффициентов фильтра таблицы в соответствии со входными данными. Сигналы с выходов фильтров (восемь бит в дополнительном коде) подаются на квадратурные входы блока частотной демодуляции. Демодулятор должен осуществлять преобразование вида

Отсюда вытекает структурная схема детектора, которая приведена на рис.6.

Рис.6. Структурная схема цифрового частотного детектора

Для выделения тактовой частоты можно использовать синхронизатор, осуществляющий оценку максимального правдоподобия. Блок синхронизатора осуществляет преобразование вида

Недостаток такой реализации - значительная потребность в ресурсах трассировки ПЛИС. Поэтому если число слипшихся подряд одинаковых символов велико, целесообразно применять другой вариант выделения тактового импульса - выделение фронтов символьной последовательности с помощью схемы "исключающее или" и подача их на опорный вход ФАПЧ, например 74НС7046. Правда, в этом случае, мы теряем в помехоустойчивости схемы.

Все блоки демодулятора были реализованы в виде параметризованных мегафункций с использованием языка AHDL, что позволяет с легкостью их использовать для приложений требующих другой точности вычислений. Так, например, для блока синхронизатора параметрами задаются разрядность входных и выходных данных, количество отсчетов на символ и количество символов для усреднения.

В заключение хотелось бы поблагодарить главного редактора журнала А.Биленко, научного редактора А.Осипова, весь коллектив редакции за осуществление идеи Школы. Надеюсь, что мои статьи помогли начинающим разработчикам. Я признателен читателям, откликнувшимся на предыдущие занятия и приславшим свои замечания и пожелания. На мой взгляд, только совместная работа разработчиков, дистрибьюторов и редакций научно-технических изданий позволит наверстать упущенное в написании и издании современной учебной литературе по схемотехническому проектированию.