 |
 |
 |
|
Современные алгоритмы ЦОС: пути реализации и перспективы применения |
||
Программируемые логические интегральные схемы:
|
| Область продаж | 1994 | 1995 | 1996 | 1997 | 1998 | 1999 |
| Военно - промышленная и космическая | 43 | 68 | 92 | 119 | 150 | 188 |
| Гражданская | 684 | 1125 | 1598 | 2146 | 2823 | 3678 |
| Итого | 727 | 1193 | 1690 | 2265 | 2973 | 3866 |
|
В этой связи появляется ряд вопросов, связанных с тем, какую элементную базу и как использовать в новых разработках, а также при проведении модернизации существующих систем. Рассмотрим особенности выбора элементной базы на примере проектирования устройств цифровой обработки сигналов. Современные алгоритмы обработки сигналов функционально можно разделить на следующие основные классы. 1. Алгоритмы цифровой фильтрации (в т.ч. алгоритмы нелинейной, оптимальной, адаптивной фильтрации, эвристические алгоритмы, полиноминальные фильтры, алгоритмы фильтрации изображений и др.). Подробная классификация алгоритмов цифровой фильтрации и перспективы путей реализации алгоритмов на ПЛИС приведены в работе [1]. 2. Алгоритмы, основанные на применении ортогональных преобразований (быстрые преобразования Фурье, Хартли, Уолша, Адамара, преобразование Карунена - Лоэва и др.) 3. Алгоритмы, реализующие кодирование и декодирование, модуляторы и демодуляторы, в том числе сложных сигналов (псевдослучайных, хаотических и др.). 4. Алгоритмы интерфейсов и стандартных протоколов обмена и передачи данных. Далее рассмотрим перспективы тех или иных путей реализации алгоритмов ЦОС. Реализация алгоритмов ЦОС на основе специализированных БИС Существует целый ряд устройств и алгоритмов, которые практически являются стандартными, и в больших количествах повторяются от разработки к разработке. Примером таких устройств могут служить узлы массовых коммуникационных средств, микросхемы сложных интерфейсов (PCI, PCMCI и т.д.), компоненты систем мультимедиа и видеообработки для массовых компьютеров и т.п. К сожалению, эти БИС обладают рядом недостатков, сдерживающих их применение в разработках российского производителя. Рассмотрим их подробнее Во-первых, в России практически полностью отсутствует собственное производство и разработка массовых высокотехнологичных средств связи и компонентов вычислительной техники (отдельные попытки производить на мощностях ряда предприятий модули памяти высоким полетом технологии не отличаются). В этой связи приобрести подобные БИС для апробации практически невозможно. Вспоминается попытка приобрести в Москве комплект контроллеров интерфейса PCMCI. Несмотря на большое разнообразие заявленных в каталогах изделий различных производителей, реально заказать (о поставке со склада и мечтать было нечего!) партию для отработки так и не удалось. Приобрести же специализированный Фурье-процессор или фильтр представляется и вовсе нереальной задачей. Во-вторых, адаптация стандартных компонентов для обработки сигналов под специализированную задачу требует применения дополнительных схем сопряжения, обвязки, зачастую нестандартных и вновь разрабатываемых, что практически сводит на нет все преимущества специализированных БИС. Изготовление же БИС по заказу практически невозможно из-за высокой стоимости. Широко рекламируемые предприятиями Зеленограда БМК (в частности Исполин 60Т) по своим характеристикам отстают от зарубежных аналогов (или прототипов?..) примерно на пять - десять лет. В этой связи достаточно интересными и перспективными к применению в российских условиях представляются БИС, реализующие, с одной стороны, некоторые стандартные протоколы передачи данных, с другой стороны обладающие достаточной гибкостью и совместимостью на уровне программ со стандартными управляющими или сигнальными процессорами. Подобные БИС производят такие компании как Giga, Mitel, Teltone, Motorola, Siemens, Plessey, Zilog, Harris и ряд других (особенно японских и корейских) компаний. Некоторые из них имеют дилеров или дистрибьюторов в России. Так, фирма Zilog предлагает довольно широкую номенклатуру БИС для реализации систем передачи и обработки данных, обладающих, с одной стороны, поддержкой специфических функций, характерных для коммуникационных задач, с другой стороны, совместимых по программному коду и интерфейсу со стандартными аппаратными средствами. Данная программа создания БИС получила название Zilog superintegration TM , и в ее рамках разработаны следующие кристаллы: - Z89C25 на 80% совместим по кодам с процессором TMS320C25, содержит ряд дополнительных инструкций для обеспечения функционирования дополнительных устройств, имеет 32 разрядные АЛУ и аккумулятор, 16 разрядный перемножитель. На этом же кристалле интегрированы полудуплексный кодек, контроллер протокола V.24, таймеры. - Z01701 помимо ядра цифрового сигнального процессора содержит контроллеры протоколов V.17, V.29, V.27, V.21, совместим со спецификациями Т.30 и Т.4, имеет интегрированные фильтры. - Z80382 обеспечивает поддержку шины PCMCI, интерфейсов GCI, Plug-and-play, асинхронного последовательного адаптера, имеет встроенное процессорное ядро. Кроме вышеупомянутых БИС, Zilog выпускает достаточно широкую номенклатуру БИС контроллеров разнообразной периферии со встроенным процессорным ядром. Применение подобных кристаллов в разработках экспериментальных, мелко- и среднесерийных устройств позволит достигнуть высокого эффекта за приемлемую цену. По крайней мере, не придется заниматься изобретением велосипеда в части реализации стандартных протоколов и взаимодействия с собственным ядром обработки сигналов. Другой класс специализированных БИС, заслуживающий внимания разработчиков - БИС для реализации специфических алгоритмов, такие как нейрочипы, процессоры для распределенных вычислений, обработки радиолокационной информации и другие. Несмотря на то, что их производство и применение находятся в зачаточном состоянии, многие современные алгоритмы реализовать другим путем практически невозможно. Таким образом, применение специализированных БИС в современных российских условиях, к сожалению, почти не распространено и ограничивается в основном реализацией протоколов передачи данных. Реализация алгоритмов ЦОС на основе цифровых сигнальных процессоров общего назначения В настоящее время большое число разработчиков выбирают в качестве средства реализации алгоритмов цифровые сигнальные процессоры (ЦСП) общего назначения. В этом есть определенный резон, связанный с тем, что ЦСП достаточно распространены и доступны на рынке, имеют привлекательные цены. Главным преимуществом систем обработки сигналов на ЦСП является гибкость системы, возможность реализации адаптивных и обучающихся алгоритмов. Кроме того, отладочные средства начального уровня недороги, достаточна информационная поддержка, выпущена литература по применению на русском языке. Лидером по разработке и производству ЦСП является компания Texas Instruments (TI). Далее по объему производства (1996-1997 годы) следуют Motorola и Lucent (AT&T). Как ни странно, занимающая на российском рынке ведущие позиции Analog devices находится на 4 месте. Тем не менее, ЦСП этой компании, пожалуй, наилучшим образом приспособлены к реализации широкого круга задач ЦОС. Их основное преимущество - широкая номенклатура программно полностью совместимых устройств с различным быстродействием и дополнительными периферийными элементами, с фиксированной и плавающей точкой. Наличие недорогих средств отладки позволяет использовать эти ЦСП в малобюджетных проектах. Вместе с тем, ЦСП имеют ряд недостатков, которые безусловно приходится учитывать при разработке новых изделий. Во-первых, пока тактовая частота портов обмена данными ЦСП не превышает 100 МГц, что ограничивает область применения в системах радиодиапазона. Во-вторых, каждое семейство ЦСП имеет собственные коды команд, что делает практически невозможным перенос реализованного алгоритма на ЦСП других семейств или создания универсальных библиотек алгоритмов. Существующие же компиляторы с языков высокого уровня, например с Си, также ориентированы на конкретные ЦСП и не решают данную проблему. В-третьих, при реализации сложных параллельных структур приходится увеличивать число процессоров и обеспечивать их нормальную работу в мультипроцессорном режиме. Наконец, в-четвертых, ЦСП, как правило, требуют внешних навесных элементов для реализации сносного интерфейса с источниками и приемниками данных. Реализация алгоритмов ЦОС на базе ПЛИС Основными преимуществами ПЛИС при применении в средствах обработки сигналов являются: - высокое быстродействие; - возможность реализации сложных параллельных алгоритмов; - наличие средств САПР, позволяющих провести полное моделирование системы; - возможность программирования или изменения конфигурации непосредственно в системе; - совместимость при переводе алгоритмов на уровне языков описания аппаратуры (VHDL, AHDL, Verilog и др.) - совместимость по уровням и возможность реализации стандартного интерфейса. - наличие библиотек мегафункций, описывающих сложные алгоритмы; - архитектурные особенности ПЛИС как нельзя лучше приспособлены для реализации таких операций, как умножение, свертка и т.п. В настоящее время быстродействие ПЛИС достигло величин порядка 250 -300 МГц, что позволяет реализовывать многие алгоритмы в радиодиапазоне. Рассмотрим историю развитию архитектур ПЛИС. В конце 1970 годов на рынке появились ПЛИС, имеющие программируемые матрицы "И" и "ИЛИ". В зарубежной литературе эти архитектуры FPLA (Field Programmable Logic Array) и FPLS (Field Programmable Logic Sequensers). В те времена отечественная электронная промышленность была еще "на плаву" и вскоре появились отечественные схемы K556PT1,PT2,PT21. Недостаток такой архитектуры - слабое использование ресурсов программируемой матрицы "ИЛИ". Идя по пути совершенствования такой архитектуры, разработчики ПЛИС предложили более простую и изящную архитектуру - архитектуру программируемой матричной логики (PAL - Programmable Array Logic и GAL - Gate Array Logic) - это ПЛИС, имеющие программируемую матрицу "И" и фиксированную матрицу "ИЛИ", у ПЛИС GAL на выходе имеется триггер. К этому классу относятся широкая номенклатура ПЛИС небольшой степени интеграции. В качестве примеров можно привести отечественные ИС КМ1556ХП4, ХП6, ХП8, ХЛ8, ранние разработки (середина -конец 1980-х годов) ПЛИС фирм INTEL, ALTERA, AMD, LATTICE и др. Помимо PAL и GAL архитектур, были разработаны ПМЛ, имеющие только одну программируемую матрицу "И", например, схема 85C508 фирмы INTEL. Другим подходом к уменьшению избыточности программируемой матрицы "ИЛИ" является программируемой макрологика. ПЛИС, построенные по данной архитектуре содержат единственную программируемую матрицу "И-НЕ" или "ИЛИ-НЕ", но за счет многочисленных инверсных обратных связей способны формировать сложные логические функции. К этому классу относятся, например, ПЛИС PLHS501 и PLHS502 фирмы SIGNETICS, имеющие матрицу "И-НЕ", а также схема XL78C800 фирмы EXEL, основанная на матрице "ИЛИ"-НЕ. Выше перечисленные архитектуры ПЛИС содержат небольшое число ячеек, к настоящему времени морально устарели и применяются для реализации относительно простых устройств, для которых не существует готовых ИС средней степени интеграции. Естественно, для реализации серьезных алгоритмов управления или ЦОС они не пригодны. В начале 1980 годов на мировой рынок микроэлектронных изделий выходят три ведущие фирмы - производители ПЛИС. В июне 1983 года основана фирма Altera Corporation, (101 Innovation Drive, San Jose, CA 95134, USA, www.altera.com), в феврале 1984 компания Xilinx, Inc. (2100 Logic Drive, San Jose, CA 95124-3400, USA, www.xilinx.com), в 1985 году - Actel Corporation (955 East Arques Avenue, Sunnyvale, CA 94086-4533, USA, www.actel.com). Эти три компании занимают до 80% всего рынка ПЛИС и являются основными разработчиками идеологии их применения. Если ранее ПЛИС являлись одним из множества продуктов, выпускаемых такими гигантами, как Intel, AMD и др., то начиная с середины 1980 годов на рынке ПЛИС происходит специализация и законодателями мод являются фирмы, специализирующиеся только на разработке и производстве ПЛИС. С появлением новых производителей появились и новые архитектуры. ИС ПМЛ имеют архитектуру, весьма удобную для реализации цифровых автоматов. Развитие этой архитектуры - CPLD (Complex Programmable Logic Devices) - ПЛИС, содержащие несколько логических блоков (ЛБ), объединенных коммутационной матрицей. Каждый ЛБ представляет собой структуру типа ПМЛ, т.е. программируемую матрицу "И" и фиксированную матрицу "ИЛИ". ПЛИС типа CPLD, как правило, имеют довольно высокую степень интеграции (до 10000 эквивалентных вентилей, до 256 макроячеек). К этому классу относятся ПЛИС семейства MAX5000 и MAX7000 фирмы ALTERA, схемы XC7000 и XC9500 фирмы XILINX, а также большое число микросхем других производителей (Atmel, Vantis, Lucent и др.). Рассмотрим эту архитектуру на примере ПЛИС семейства MAX3000 фирмы Altera.. Их архитектура близка к архитектуре семейства MAX7000, однако имеется ряд небольших отличий. В таблице приведены основные параметры ПЛИС MAX3000. |
| EPM3032A | EPM3064A | EPM3128A | EPM3256A | |
| Логическая емкость, эквивалентных вентилей | 600 | 1250 | 2500 | 5000 |
| Число макроячеек | 32 | 64 | 128 | 256 |
| Число логических блоков | 2 | 4 | 8 | 16 |
| Число программируемых пользователем выводов | 34 | 66 | 96 | 158 |
| Задержка распространения сигнала вход-выход, tPD, нс | 4.5 | 4.5 | 5 | 6 |
| Время установки глобального тактового сигнала, tSU, нс | 3.0 | 3.0 | 3.2 | 3.7 |
| Задержка глобального тактового сигнала до выхода, tCO1, нс | 2.8 | 2.8 | 3.0 | 3.3 |
| Максимальная глобальная тактовая частота, fCNT, МГц | 192.3 | 192.3 | 181.8 | 156.3 |
|
Микросхемы семейства MAX3000 выполнены по CMOS EPROM технологии, при соблюдении технологических норм 0.35 мкм, что позволило существенно удешевить их по сравнению с семейством MAX7000S. Все ПЛИС MAX3000 поддерживают технологию программирования в системе (ISP, In-system programmability) и периферийного сканирования (boundary scan) в соответствии со стандартом IEEE Std. 1149.1 JTAG. Элементы ввода-вывода (ЭВВ) позволяют работать в системах с уровнями сигналов 5В, 3.3В, 2.5В. Матрица соединений имеет непрерывную структуру, что позволяет реализовать время задержки распространения сигнала до 4.5 нс. ПЛИС MAX3000 имеют возможность аппаратной эмуляции выходов с открытым коллектором (open - drains pin) и удовлетворяют требованиям стандарта PCI. Имеется возможность индивидуального программирования цепей сброса, установки и тактирования триггеров, входящих в макроячейку. Предусмотрен режим пониженного энергопотребления. Программируемый логический расширитель позволяет реализовать на одной макроячейке функции до 32 переменных. Имеется возможность задания бита секретности (security bit) для защиты от несанкционированного тиражирования разработки. Реализация функции программирования в системе поддерживается с использованием стандартных средств загрузки, таких как ByteBlasterMV, BitBlaster, MasterBlaster, а также поддерживается формат JAM. ПЛИС MAX3000 выпускаются в корпусах от 44 до 208 выводов. На рис. 1 представлена функциональная схема ПЛИС семейства MAX3000.  Рис.1. Функциональная схема ПЛИС семейства MAX3000. Основными элементами структуры ПЛИС семейства MAX3000 являются
ПЛИС семейства MAX3000 имеют четыре вывода, закрепленных за глобальными цепями (dedicated inputs). Это глобальные цепи синхронизации сброса и установки в третье состояние каждой макроячейки. Кроме того, эти выводы можно использовать как входы или выходы пользователя для "быстрых" сигналов, обрабатываемых в ПЛИС. Как видно из рис.1 в основе архитектуры ПЛИС семейства MAX3000 лежат логические блоки состоящие из 16 макроячеек каждый. Логические блоки соединяются с помощью программируемой матрицы соединений. Каждый логический блок имеет 36 входов с ПМС. На рис 2. приведена структурная схема макроячейки ПЛИС семейства MAX3000.  Рис.2. Структурная схема макроячейки ПЛИС семейства MAX3000. МЯ ПЛИС семейства MAX3000состоит из трех основных узлов
Комбинационные функции реализуются на локальной программируемой матрице и матрице распределения термов, позволяющей объединять логические произведения либо по ИЛИ (OR), либо по исключающему ИЛИ (XOR). Кроме того, матрица распределения термов позволяет скоммутировать цепи управления триггером МЯ. Режим тактирования и конфигурация триггера выбираются автоматически во время синтеза проекта в САПР MAX+PLUS II в зависимости от выбранного разработчиком типа триггера при описании проекта. В ПЛИС семейства MAX3000 доступно 2 глобальных тактовых сигнала, что позволяет проектировать схемы с двухфазной синхронизацией. Для реализации логических функций большого числа переменных используются логические расширители Разделяемый логический расширитель (рис. 3) позволяет реализовать логическую функцию с большим числом входов, позволяя объединить МЯ, входящие в состав одного ЛБ. Таким образом, разделяемый расширитель формирует терм, инверсное значение которого передается матрицей распределения термов в локальную программируемую матрицу и может быть использовано в любой МЯ данного ЛБ. Как видно из рис. 3, имеются 36 сигналов локальной ПМС, а также 16 инверсных сигналов с разделяемых логических расширителей, что позволяет в пределах одного ЛБ реализовать функцию до 52 термов ранга 1.  Рис.3. Разделяемый логический расширитель.  Рис. 4. Параллельный логический расширитель. Параллельный логический расширитель (рис. 4), позволяет использовать локальные матрицы смежных МЯ для реализации функций, в которые входят более 5 термов. Одна цепочка параллельных расширителей может включать до 4 МЯ, реализуя функцию 20 термов. Компилятор системы MAX+PLUS II поддерживает размещение до 3-х наборов не более чем по 5 параллельных расширителей. На рис. 5 приведена структура программируемой матрицы соединений.  Рис. 5. Структура ПМС ПЛИС семейства MAX3000. На ПМС выводятся сигналы от всех возможных источников: ЭВВ, сигналов обратной связи ЛБ, специализированных выделенных выводов. В процессе программирования только необходимые сигналы "заводятся" на каждый ЛБ. На рис 5 приведена структурная схема формирования сигналов ЛБ.  Рис. 6. Элемент ввода-вывода. На рис 6 приведена схема элемента ввода-вывода (ЭВВ) ПЛИС семейства MAX3000. ЭВВ позволяет организовать режимы работы с открытым коллектором и третьим состоянием. Сходную с семействами MAX3000 MAX7000 фирмы ALTERA архитектуру имеют ПЛИС ATF1500 фирмы ATMEL. Более того, они выпускаются в совместимых корпусах и поддерживают САПР MAX+PLUS II от Altera. В качестве другого примера построения архитектур микросхем CPLD можно назвать микросхемы фирмы VANTIS ( бывшая AMD) MACH4 и MACH5. Ныне VANTIS куплена Lattice.  Рис. 7. Структура CPLD MACH5. На рис. 7 приведена обобщенная структурная схема ПЛИС семейства MACH5. В отличие от рассмотренных выше MAX3000, MACH5 имеет двухуровневую архитектуру соединений. 16 макроячеек, имеющих PAL архитектуру объединяются в блоки, которые, в свою очередь, объединяются в сегменты по 4 блока. Сегменты имеют общую матрицу межсоединений. На рис. 8 приведена структура блока MACH5  Рис. 8. Структура блока MACH5. Архитектура CPLD является весьма привлекательной для реализации цифровых автоматов, поскольку позволяет легко воплотить функции, заданные в виде совершенных дизъюнктивных нормальных форм. Они незаменимы при замене сложных схем, реализованных на обычной логике. Однако, следует помнить, что несмотря на наличие в ПЛИС многих производителей режима эмуляции открытого коллектора, использовать его не всегда разумно и для интерфейса с внешними узлами удобно использовать ИС стандартных серий. Автор по старой привычке использует обычно 1533ЛН3 для буфера с открытым коллектором, 530ЛА16 для работы на 50 омную нагрузку (если конечно такое требуется) и двунаправленные шинные формирователи 74НС245 (1564АП6) для большинства приложений. Подобная буферизация особенно необходима, когда используются ПЛИС с пониженным напряжением питания, а система требует ТТЛ уровней. Эта ситуация типична при модернизации отдельных узлов и блоков существующей аппаратуры, да и большинство российских протоколов обмена между устройствами также требуют ТТЛ или КМОП уровней. Однако CPLD ПЛИС не очень удобны для реализации алгоритмов цифровой обработки сигналов. Дело в том, что практически при реализации алгоритмов ЦОС требуется выполнение операций задержки на такт, перемножения и суммирования многоразрядных чисел. Настоящая революция в средствах ЦОС произошла с появлением ПЛИС, имеющих архитектуру Field Programmable Gate Array (FPGA). К FPGA относятся ПЛИС XC2000, XC3000, XC4000, Spartan фирмы XILINX, ACT1, ACT2 фирмы ACTEL, а также семейства FLEX8000 фирмы ALTERA, некоторые ПЛИС Atmel и Vantis. Типичным примером FPGA ПЛИС могут служить микросхемы семейства Spartan фирмы XILINX (рис.9)  Рис. 9. FPGA архитектура. Множество конфигурируемых логических блоков (Configurable Logic Blocks (CLBs) объединяются с помощью матрицы соединений. Характерными для FPGA архитектур являются элементы ввода-вывода (input/output blocks (IOBs), позволяющие реализовать двунаправленный ввод/вывод, третье состояние и т.п. На рис.10 приведена структура CLB семейства Spartan фирмы XILINX.  Рис.10. структура CLB семейства Spartan фирмы XILINX. Особенностью современных FPGA ПЛИС является возможность тестирования узлов с помощью порта JTAG (B-scan), а также наличие внутреннего генератора (Osc) и схем управления последовательной конфигурацией. ПЛИС, построенные по архитектуре FPGA состоят из логических блоков (ЛБ) и коммутирующих путей -программируемых матриц соединений. Логические блоки таких ПЛИС состоят из одного или нескольких относительно простых логических элементов, в основе которого лежит таблица перекодировки (ТП, Look-up table, LUT), программируемый мультиплексор, D-триггер, а также цепи управления.  Рис.11. Структура ЛЭ ПЛИС семейства FLEX6000 фирмы Altera. На рис.11 приведена структура ЛЭ ПЛИС семейства FLEX6000 фирмы Altera. В основе ЛЭ лежит четырехвходовая таблица перекодировок (ТП, LUT, Look-up Table). Кроме того, в состав ЛЭ входят цепи ускоренного цепочечного переноса (Carry-in, carry-out) и каскадирования (cascade-in, cascade-out). Триггер ЛЭ может быть сконфигурирован с помощью логики сброса-установки (clear/preset logic), тактируется одним из сигналов, выбираемых логикой тактирования (clock select). При необходимости, сигнал с выхода ТП может быть подан на выход ЛЭ в обход триггера (register bypass). Для обеспечения минимальной задержки при реализации сложных арифметических функций, таких как счетчики, сумматоры, вычитатели и т.п., используется организация ускоренных цепочечных переносов (carry chain) между ЛЭ. Логика ускоренных переносов автоматически формируется компилятором САПР MAX+PLUS II, или вручную при описании проекта. При организации цепочечных переносов первый ЛЭ каждого ЛБ не включается в цепочку цепочечных переносов, поскольку он формирует управляющие сигналы ЛБ. Вход первого ЛЭ в каждом ЛБ может быть использован для формирования сигналов синхронной загрузки или сброса счетчиков, использующих цепочечный перенос. Цепочка переносов, длиннее чем 9 ЛЭ автоматически формируется путем объединения нескольких ЛБ вместе, причем перенос формируется не в соседний ЛБ, а через один, то есть из четного в четный, из нечетного ЛБ - в нечетный. Например, последний ЛЭ в первом ЛБ в ряду формирует перенос во второй ЛЭ в третьем ЛБ в том же ряду. Отсюда ясно, что длина цепочки переносов не может быть больше, чем половина ряда. Другой разновидностью построения логического элемента является ПЛИС АТ6000 фирмы Atmel (рис.12).  Рис.12. ЛЭ ПЛИС семейства АТ6000. Таких простых элементов может быть достаточно большое количество, у современных ПЛИС емкостью до 1 миллиона эквивалентных вентилей число логических элементов достигает нескольких десятков тысяч. Большинство FPGA выпускаются по технологии SRAM, поэтому для их конфигурации требуется специальной ПЗУ или контроллер системы. В этом отношении выделяются FPGA фирмы Actel, выпускаемые по технологии Antifuse ("Антиперемычка") (рис.13)  Рис.13. Технология Antifuse фирмы Actel. При программировании ПЛИС происходит образование области металлизации между слоями металлизации. По этой технологии выпускаются несколько семейств ПЛИС Actel  Рис.14. ЛЭ ПЛИС 54SX фирмы Actel. На рис 14 приведены архитектуры логических элементов ПЛИС 54 SX фирмы Actel. Такие ЛЭ объединяются в суперкластеры (рис.15)  Рис.15. Суперкластеры 54SX. Дальнейшее развитие архитектуры FPGA ПЛИС привело к появлению ПЛИС Altera FLEX10K, которые имеют встроенные реконфигурируемые модули памяти (РМП, embedded array block, EAB), позволяющие использовать ПЛИС для реализации различных устройств памяти внутри кристалла без использования внешних ЗУ. пожалуй, самой популярной элементной базой для реализации алгоритмов ЦОС, построения сложных устройств обработки данных и интерфейсов. Это объясняется тем, что благодаря большой логической емкости, удобной архитектуре, включающей встроенные блоки памяти (EAB, Embedded Array Block), достаточно высокой надежности и удачному соотношению цена - логическая емкость данные ПЛИС удовлетворяют разнообразным требованиям, возникающих у разработчика как систем ЦОС, так и устройств управления, обработки данных и т.п. |
В таблице 3 приведены основные сведения о ПЛИС семейства FLEX10K
| EPF10K10 | EPF10K20 | EPF10K30 | EPF10K40 | EPF10K50 | EPF10K70 | EPF10K100 | EPF10K130 | EPF10K250 | |
| Число эквивалентных вентилей | 10 000 | 20 000 | 30 000 | 40 000 | 50 000 | 70 000 | 100 000 | 130 000 | 250 000 |
| Число лог. Элементов | 576 | 1152 | 1728 | 2304 | 2880 | 3744 | 4992 | 6656 | 12160 |
| Встроенные блоки памяти | 3 | 6 | 6 | 8 | 10 | 9 | 12 | 16 | 20 |
| Обьем памяти, бит | 6144 | 12288 | 12288 | 16384 | 20480 | 18432 | 24576 | 32768 | 40960 |
| Максимальное число выводов пользователя | 150 | 189 | 246 | 189 | 310 | 358 | 406 | 470 | 470 |
|
В настоящее время выпускаются ПЛИС семейств FLEX10K с напряжением питания 5 В, FLEX10KА (V) с напряжением питания 3.3 В и FLEX10KЕ с напряжением питания 2.5 В. Кроме того, ПЛИС семейства FLEX10KЕ имеют емкость встроенного блока памяти 4096 бит в отличие от ПЛИС остальных семейств, имеющих емкость ЕАВ 2048 бит. Обобщенная функциональная схема ПЛИС семейства FLEX10K приведена на рис. 16. В основе архитектуры лежат логические блоки (ЛБ), содержащие 8 ЛЭ и локальную матрицу соединений. Глобальная матрица соединений разделена на строки и столбцы, имеет непрерывную структуру (Fast Track Interconnect). Посередине строки располагаются встроенные блоки памяти (EAB). Кроме того, имеются глобальные цепи управления, синхронизации и управления вводом-выводом.  Рис.16. Архитектура ПЛИС FLEX10K. Встроенный блок памяти (ВБП) (рис.17) представляет собой ОЗУ емкостью 2048 (4096) бит и состоит из локальной матрицы соединений, собственно модуля памяти, синхронных буферных регистров, а также программируемых мультиплексоров.  Рис. 17. Встроенный блок памяти. Сигналы на вход ЛМС ВБП поступают со строки ГМС. Тактовые и управляющие сигналы поступают с глобальной шины управляющих сигналов. Выход ВБП может быть скоммутирован как на строку, так и на столбец ГМС. Наличие синхронных буферных регистров и программируемых мультиплексоров позволяет конфигурировать ВБП как ЗУ с организацией 256 х 8, 512х4, 1024х2, 2048х1. Наличие ВБП дает возможность табличной реализации таких элементов устройств ЦОС, как перемножители, АЛУ, сумматоры и т.п., имеющих быстродействие до 100 МГц (конечно при самых благоприятных условиях, реально быстродействие арифметических устройств, реализованных на базе ВБП составляет 10 - 50 МГц) Все ПЛИС семейства FLEX10K совместимы по уровням с шиной PCI, имеют возможность как последовательной, так и параллельной загрузки, полностью поддерживают стандарт JTAG Развитие и разнообразие архитектур функциональных преобразователей, лежащих в основе базовых узлов ПЛИС привели к тому, что в последние годы ПЛИС становятся основой для "систем на кристалле" (system-on-chip, SOC). В основе идеи SOC лежит интеграция всей электронной системы в одном кристалле (например, в случае ПК такой чип объединяет процессор, память, и т.д.). Компоненты этих систем разрабатываются отдельно и хранятся в виде файлов параметризируемых модулей. Окончательная структура SOC-микросхемы выполняется на базе этих "виртуальных компонентов", называемых также "блоками интеллектуальной собственности" с помощью программ автоматизации проектирования электронных устройств - EDA (Electronic Design Automation). Благодаря стандартизации в одно целое можно объединять "виртуальные компоненты" от разных разработчиков. Идеология построения "систем на кристалле" подстегнула ведущих производителей ПЛИС к выпуску в конце 1998 - начале 1999 года изделий с эквивалентной емкостью 1000000 эквивалентных вентилей и более. Примером новых семейств ПЛИС, пригодных для реализации "систем - на - кристалле" является семейство APEX20K фирмы Altera, основные характеристики которого приведены в Таблице 4. |
| ПЛИС | EP20K100 | EP20K160 | EP20K200 | EP20K300 | EP20K400 | EP20K600 | EP20K1000 |
| Максимальное число эквивалентных вентилей | 263 000 | 404 000 | 526 000 | 728 000 | 1 052 000 | 1 537 000 | 2 670 000 |
| Число логических элементов | 4 160 | 6 400 | 8 320 | 11520 | 16 640 | 24 320 | 42 240 |
| Встроенные блоки памяти | 26 | 40 | 52 | 72 | 104 | 152 | 264 |
| Максимальный объем памяти, бит | 53 248 | 81 920 | 106 496 | 147 456 | 212 992 | 311 296 | 540 672 |
| Число макроячеек | 416 | 640 | 832 | 1 152 | 1 664 | 2 432 | 4 224 |
| Число выводов пользователя | 252 | 320 | 382 | 420 | 502 | 602 | 780 |
|
Архитектура APEX20K сочетает в себе как достоинства FPGA ПЛИС с их таблицами перекодировок, входящими в состав логического элемента, логику вычисления СДНФ, характерную для ПЛИС CPLD , а также встроенные модули памяти (рис.18)  Рис.18. Архитектура ПЛИС, APEX20K. Сходной архитектурой обладает и семейство Virtex фирмы Xilinx, основные характеристики которого приведены в таблице 5. |
| ПЛИС | XCV50 | XCV100 | XCV150 | XCV200 | XCV300 | XCV400 | XCV600 | XCV800 | XCV1000 |
| Максимальное число эквивалентных вентилей | 57,906 | 108,904 | 164,674 | 236,666 | 322,970 | 468,252 | 661,111 | 888,439 | 1,124,022 |
| Число логических элементов | 1,728 | 2,700 | 3,888 | 5,292 | 6,912 | 10,800 | 15,552 | 21,168 | 27,648 |
| Максимальный объем памяти, бит | 24,576 | 38,400 | 55,296 | 75,264 | 98,304 | 153,600 | 221,184 | 301,056 | 393,216 |
| Число выводов пользователя | 180 | 180 | 260 | 284 | 316 | 404 | 512 | 512 | 512 |
|
Архитектура ПЛИС Virtex показана на рис.19  Рис.19. Архитектура ПЛИС Virtex. Отличительной особенностью этих ПЛИС является наличие дополнительного ресурса для трассировки - VersaRing, позволяющего обеспечить более удобную трассировку входных и выходных сигналов. Так же как и ПЛИС Altera, Virtex имеет встроенные блоки памяти. Структура ЛЭ ПЛИС Virtex показана на рис.20.  Рис.20. ЛЭ ПЛИС Virtex. Еще одним интересным примером FPGA архитектур являются ПЛИС VF1 фирмы Vantis.  Рис.21. Конфигурируемый ЛБ VF1. Конфигурируемый ЛБ фирмы Vantis (рис.21) состоит из комбинационного (CCE) и последовательностного (CSE) ЛЭ. Их архитектура приведена на рис 22 и 23 соответственно  Рис.22. Комбинационный ЛЭ.  Рис.23. Последовательностный ЛЭ. ЛБ объединяются в "зерна" имеющие переменную размерность (Variable Grain Block) (рис.24) , тем самым позволяя выполнять локальную трассировку узлов различного размера  Рис.24. "Зерна" имеющие переменную размерность. В дальнейшем зерна объединяются с использованием глобальной матрицы соединений. На этом можно закончить обзор архитектур ПЛИС, хотя, конечно, за рамками этого обзора остались ряд достаточно интересных продуктов, например сверхбыстродействующие ПЛИС фирмы QuickLogick и ряда других производителей. Однако, они пока еще не имеют российских диллеров и потеря не столь существенна. Выбор ПЛИС для реализации проекта Быстрые темпы роста продаж ПЛИС относительно высокой степени интеграции привели к тому, что они к началу 90-х годов стали практически единственной разумной альтернативой БМК и заказным ИСК этому времени относятся и первые применения ПЛИС высокой степени интеграции в российских разработках. Этому способствовало немало причин. Во-первых, в конце 80 годов в СССР происходил настоящий бум производства полузаказных БИС на базе БМК. Были закуплены современные (на то время) средства САПР, такие как COMPASS, SL2000 и др., предназначенные для разработки БМК и заказных БИС. Данные продукты имели неплохой графический интерфейс пользователя и были реализованы на мини-ЭВМ, таких как MicroVAX, HP9000 и др. Разработчики начинали освоение матричной реализации алгоритмов и появлялся определенный опыт. Характерной особенностью процесса было то, что БМК осваивались не только предприятиями министерства электронной промышленности, но и предприятиями Миноборонпрома, Минобщемаша и др. ведомств-разработчиков аппаратуры. Таким образом разработка собственного изделия в виде БИС стала реальностью. Во-вторых, начатые при "перестройке" экономические преобразования позволили выйти на внешний рынок негосударственным фирмам-импортерам и западная элементная база перестала быть совершенно недоступной (к тому же были сняты ограничения КОКОМА). В - третьих, были освоены отечественные аналоги PAL микросхем. Однако распад Союза и существующих производственных связей внес вои коррективы. Стало ясно, что прежних объемов финансирования уже не будет, поэтому требовалась альтернатива БМК в малосерийных и опытных разработках. Появление FPGA в России пришлось как нельзя кстати. В частности на FPGA ПЛИС были реализованы часть аппаратуры спутника "Ямал", известно применение ПЛИС в разработках специального применения. В настоящее время одним из активно развивающихся в России направлений разработок является аппаратура для телекоммуникаций. Известно, что несмотря на то, что крупнейшие операторы коммуникаций в нашей стране используют в основном готовое западное оборудование, открытым остается вопрос о сопряжении его с существующими отечественными каналами связи, а также реализации дополнительных функций, необходимых потребителю. На базе технологии ПЛИС реализуются коммутаторы, системы защиты информации и т.п. Немаловажно, что специальная связь реализуется только на отечественном оборудовании, при разработке которого последние годы широко используется импортная элементная база, в том числе ПЛИС. При этом "пионерами" в применении ПЛИС высокой степени интеграции были разработчики из МО и спецслужб, в силу своей специфики первыми получившие доступ к элементной базе и системам автоматизированного проектирования. Известно, что применение БМК и заказных ИС становиться выгодным при больших объемах производства. Для того, чтобы снизить затраты на "обкатку" разрабатываемого алгоритма, представляется целесообразным произвести его обкатку на ПЛИС, а затем приступать к проектированию БМК. В настоящее время в России существуют предприятия, способные выпускать БМК емкостью 30 - 50 тыс. вентилей, способные работать на частотах несколько десятков МГц. В частности подобные разработки в состоянии выполнить коллектив АО "Микрон. Передовые технологии" возглавляемый Ю.И.Щетининым. В ряде случаев подобный подход является неплохой альтернативой применению ПЛИС в особо стойком исполнении, стоимость которых высока, да и возможность импорта в силу понятных причин затруднена. Говорить о собственных российских разработках ПЛИС высокой степени интеграции пока, к сожалению, не приходиться, однако при соответствующей позиции заказывающих ведомств данный вопрос не настолько неразрешим, как может показаться на первый взгляд. Рассмотрим основные подходы при выборе ПЛИС для реализации проектов. Как известно, при выборе элементной базы руководствуются следующими критериями отбора:
Рассмотрим с этих позиций продукцию ведущих мировых производителей ПЛИС, имеющих российских дилеров. Фирма Altera Corporation, (101 Innovation Drive, San Jose, CA 95134, USA, www.altera.com) была основана в июне 1983 года. В настоящее время High-end продуктом этой фирмы является семейство APEX20K, особенности архитектуры которого упоминались выше, а в таблице 2 приведены основные параметры ПЛИС этого семейства. Кроме того, Altera выпускает CPLD семейств MAX3000, MAX7000, MAX9000 (устаревшие серии специально не упоминаются), FPGA семейств FLEX10K, FLEX8000, FLEX6000. Дополнительным фактором при выборе ПЛИС Altera является наличие достаточно развитых бесплатных версий САПР. В Таблице 6 приведены основные характеристики пакета MAX+PLUS II BASELINE ver. 9.3 фирмы Altera, который можно бесплатно "скачать" с сайта www.altera.com или получить на CD Altera Digital Library, на котором содержится также и полный набор документации по архитектуре и применению ПЛИС. |
| Поддерживаемые устройства | EPF10K10, EPF10K10A, EPF10K20, EPF10K30, EPF10K30A, EPF10K30E (до 30000 эквивалентных вентилей), EPM9320, EPM9320A, EPF8452A, EPF8282A, MAX7000, FLEX 6000, MAX 5000, MAX 3000A, Classic |
| Средства описания проекта | Схемный ввод, поддержка AHDL, средства интерфейса с САПР третьих фирм, топологический редактор, иерархическая структура проекта, наличие библиотеки параметризируемых модулей |
| Средства компиляции проекта | Логический синтез и трассировка, автоматическое обнаружение ошибок, поддержка мегафункций по программам MegaCore и AMPP |
| Средства верификации проекта | Временной анализ, функциональное и временное моделирование, анализ сигналов, возможность использования программ моделирования (симуляторов) третьих фирм |
Кроме того, ПЛИС фирмы Altera выпускаются с возможностью программирования в системе непосредственно на плате. Для программирования и загрузки конфигурации устройств опубликована схема загрузочного кабеля ByteBlaster и ByteBlasteMV. Следует отметить, что новые конфигурационные ПЗУ EPC2 позволяют программирование с помощью этого устройства, тем самым отпадает нужда в программаторе, что естественно снижает стоимость владения технологией. ПЛИС фирмы Altera выпускаются в коммерческом и индустриальном диапазоне температур. Компания Xilinx, Inc. (2100 Logic Drive, San Jose, CA 95124-3400, USA, www.xilinx.com) была основана в феврале 1984, ее High End продуктом являются ПЛИС семейства Virtex, рассмотренная выше. Архитектура семейства Virtex характеризуется широким разнообразием высокоскоростных трассировочных ресурсов, наличием выделенного блочного ОЗУ, развитой логикой ускоренного переноса. ПЛИС данной серии обеспечивают высокие скорости межкристального обмена - до 200 МГц (стандарт HSTL IV). Кристаллы серии Virtex за счет развитой технологии производства и усовершенствованного процесса верификации имеют достаточно низкую стоимость (до 40% от эквивалентной стоимости серии XC4000XL). Помимо семейства Virtex, Xilinx выпускает FPGA семейств XC3000A, XC4000E, Spartan, XC5200, а также CPLD XC9500 и малопотребляющую серию CoolPLD. Существует бесплатная версия САПР - WebPACK, поддерживающая CPLD XC9500 и CoolPLD, ввод описания алгоритма с помощью языка описания аппаратуры VHDL. Следует заметить, что Xilinx существенно обновил модельный ряд как своих ПЛИС, так и программного обеспечения, которое теперь разрабатывается с участием фирмы Synopsys. Для ВУЗов предусмотрены значительные скидки на ПО ПЛИС Xilinx выпускаются как в коммерческом и индустриальном диапазоне температур, так и с военной (Military) и космической (Space) приемкой. Компания Actel Corporation (955 East Arques Avenue, Sunnyvale, CA 94086-4533, USA, www.actel.com) была основана в 1985 году. Особенностью ПЛИС Actel является применение так называемой Antifuse технологии, представляющей собой создание металлизированной перемычки при программировании. Данная технология обеспечивает высокую надежность и гибкие ресурсы трассировки, а также не требуется конфигурационное ПЗУ. По этой технологии выпускаются семейства ACT1, ACT2, 1200XL, а также новые семейства 54SX, А40МХ и А42МХ (со встроенными модулями памяти), имеющих хорошие показатели цена/логическая емкость (ПЛИС заменяющая 300 - 350 корпусов ТТЛ стоит 10$, при частоте > 250 МГц ). Данные ПЛИС являются хорошей альтернативой БМК при среднесерийном производстве Новое семейство ProASIC фирмы Actel, емкостью до 500 000 эквивалентных логических вентилей, отличительной особенностью которого является энергонезависимость благодаря применению FLASH технологии и наличие интегрированного на кристалле запоминающего устройства. Для проектирования устройств на ПЛИС фирмы Actel бесплатно (до 31.01.2000) распространяется пакет Actel DeskTOP, содержащий средства ввода проекта, моделирования, генерации тестов разработки VeriBest и средства синтеза разработки Synplicity. Пожалуй, система проектирования Actel DeskTOP является наиболее мощным из всех бесплатных пакетов САПР ПЛИС. К сожалению, микросхемы Actel выпускаемые, по Antifuse технологии требуют применения специального программатора, стоимость которого пока еще весьма высока. Однако их отличает высокая надежность, поэтому они являются весьма перспективной базой для специальных применений. Так ПЛИС серии RH1280, имеют следующие характеристики: - допустимая доза облучения 300000 РАД логическая емкость 16000 эквивалентных вентилей - быстродействие до 135 МГцПЛИС данного типа были применены в марсоходе в системе управления и обработки изображения цифровой видеокамеры робота - марсохода Pathinder и в формирователе кадра для передачи информации на Землю. В настоящее время выпущены радиационно-стойкие ПЛИС и новых семейств. ПЛИС всех семейств Actel выпускаются в коммерческом и индустриальном диапазоне температур, а также с военной и космической приемкой. Увеличение эквивалентной логической емкости ПЛИС привело к тому, что в 1998-1999 годах началось изменение отношения к программному обеспечению САПР ПЛИС как со стороны разработчиков ПО, так и пользователей. Если до конца 1990 годов основным средством описания проекта являлся ввод схемы с помощью графических редакторов с использованием библиотек стандартных логических примитивов (логических элементов, простейших комбинационных и последовательностных функциональных узлов, аналогов стандартных ИС малой и средней степени интеграции (74 - й серии)), то в настоящее время актуальным является использование языков описания аппаратуры (Hardware Description Languages) для реализации алгоритмов на ПЛИС. Причем в современных САПР поддерживаются как стандартизованные языки описания аппаратуры, такие как VHDL, Verilog HDL, так и языки описания аппаратуры, разработанные компаниями-производителями ПЛИС, специально для использования только в своих САПР и учитывающих архитектурные особенности конкретных семейств ПЛИС. Примером может служить AHDL (Altera Hardware Description Languages), подерживаемый САПР MAX Plus 2 и Quartus компании Altera. Кроме того, многие крупные фирмы - производители программного обеспечения (ПО) САПР интегральных схем активно включились в процесс создания ПО, поддерживающего ПЛИС различных производителей. Это позволяет проводить разработку алгоритмов, пригодных к реализации на ПЛИС не только разных семейств, но и различных производителей, что облегчает переносимость алгоритма и ускоряет процесс разработки. Примером таких систем являются продукты серии FPGA Express фирмы Synopsys, OrCAD Express фирмы OrCAD, продукты фирм VeryBest, Aldec, Cadence Design Systems и многих других. С ростом логической емкости кристалла ПЛИС стало обычным явлением участие третьих фирм в разработке фирменных пакетов САПР ПЛИС. Примером являются поставляемый фирмой Xilinx пакет ПО Aliance, содержащий в своем составе компилятор FPGA Express фирмы Synopsys, пакет Actel DeskTOP, содержащий средства ввода проекта, моделирования, генерации тестов разработки VeriBest и средства синтеза разработки Synplicity; пакет FPGA Compiler II Altera Edition фирмы Synopsys; а также САПР для ПЛИС фирмы Atmel Также характерным в настоящее время является наличие готовых модулей (ядер -cores), мегафункций (megafunctions), предназначенных для решения достаточно сложных задач обработки сигналов. Быстрыми темпами идет разработка готовых функций усилиями третьих фирм. Так, в августе 1995 года была создана программа поддержки партнеров - разработчиков мегафункций (AMPP, ALTERA Megafunction Partners Program). К 1999 году в данной программе участвует 21 независимая фирма - разработчик. Основную массу разработок составляют мегафункции, реализующие стандартные микропроцессоры и микроконтроллеры, устройства обслуживания шинных магистралей (ISA, PCI), сетевые контроллеры и т.д. Типичными предложениями средств ЦОС являются мегафункции, реализующие быстрое преобразование Фурье (БПФ) и фильтры конечной импульсной характеристики (КИХ-фильтры). Фирма Vendor объявила о реализации фильтра бесконечной импульсной характеристики (БИХ-фильтра) и медианного фильтра. Лидером по разработке мегафункций в области ЦОС является фирма Integrated Silicon Systems (ISS). Этой фирмой разработаны библиотеки мегафункций БИХ-фильтров, фильтров обработки изображений, медианных фильтров, а также мегафункции, реализующие некоторые алгоритмы адаптивной обработки сигналов. В составе САПР ПЛИС фирмы Xilinx имеется генератор логических ядер (CORE Generator). Сгенерированные ядра (LogiCORE) представляют собой функциональные параметризированные блоки системного уровня, предназначенные для применения в цифровой обработке сигналов. Среди ядер фирмы Xilinx разнообразные КИХ-фильтры построенные на основе распределенной арифметики с возможностью каскадирования, интерполяции и децимации, структуры фильтров без использования умножителей, корреляторы, перемножители, аккумуляторы, сумматоры/вычитатели, делители, БПФ 1024 точки. Кроме того, фирма Xilinx поддерживает программу разработки готовых решений для САПР ПЛИС AllianceCORE. Несмотря на вышеперечисленные программы, до сих пор на рынке отсутствует ПО для реализации нелинейных, оптимальных и большинства типов адаптивных структур, не реализованы давно известные алгоритмы последовательностной фильтрации. Между тем, из бесед с разработчиками на ведущих предприятиях становится ясно, что существует огромная потребность в реализации известных и хорошо обоснованных теоретически алгоритмов, тем более, что становится обычным применение импортной элементной базы и в разработках специального назначения. Рассмотрев основные алгоритмы цифровой обработки и пути их реализации, можно сделать следующие выводы. Разработчики осознают необходимость создания библиотек параметризуемых мегафункций различных функциональных узлов, особенно устройств цифровой обработки сигналов. Определенные шаги в этом направлении предпринимает фирма ALTERA. Так, в августе 1995 года была основана программа поддержки партнеров - разработчиков мегафункций (AMPP, ALTERA Megafunction Partners Program). В 1997 году в данной программе участвовало более 15 независимых фирм - разработчиков. Проанализировав номенклатуру мегафункций, выпущенных в рамках данной программы, можно сказать, что вопросам ЦОС, и, в частности, фильтрации уделяется недостаточное внимание. Так, из 18 партнеров AMPP не более четверти представили готовые продукты или заявили о ведущихся разработках в этой области. При этом основную массу разработок составляют мегафункции, воплощающие стандартные микропроцессоры и микроконтроллеры, устройства обслуживания шинных магистралей (ISA, PCI), сетевые контроллеры и т.д. Типичными предложениями средств ЦОС являются мегафункции, реализующие БПФ и КИХ-фильтры. Фирма Vendor объявила о реализации БИХ-фильтра и медианного фильтра. Лидером по разработке мегафункций в области ЦОС является фирма Integrated Silicon Systems (ISS). Этой фирмой разработаны библиотеки мегафункций БИХ-фильтров, фильтров обработки изображений, медианных фильтров, разработаны также мегафункции, реализующие некоторые алгоритмы адаптивной обработки. Видно, что до сих пор отсутствуют предложения в области нелинейных, оптимальных и большинства типов адаптивных структур, не реализованы давно известные алгоритмы последовательностной фильтрации. Между тем, из бесед с разработчиками на ведущих предприятиях становится ясно, что существует огромная потребность в реализации известных и хорошо обоснованных теоретически алгоритмов, тем более, что применение импортной элементной базы становится обычным делом и в разработках специального назначения. . |
Литература
|
 |
||