СМ5 : Цифровые системы обработки сигналов

Цифровая обработка сигнала - это арифметическая обработка в реальном масштабе времени последовательности значений амплитуды сигнала, определяемых через равные временные промежутки. Примерами цифровой обработки являются:

Фильтрация сигнала;

Свертка двух сигналов;

Вычисление значения корреляционной функции двух сигналов;

Усиление, ограничение или трансформация сигнала;

Прямое или обратное преобразование сигнала.

Аналоговая обработка сигнала, традиционно используемая во многих радиотехнических устройствах, является во многих случаях более дешевым способом достижения требуемого результата. Однако в том случае, когда требуется высокая точность обработки, миниатюрность устройства, стабильность его характеристик в различных температурных условиях функционирования, цифровая обработка оказывается единственным приемлемым решением.

Рисунок 1

Пример аналоговой фильтрации сигнала представлен на рисунке 1. Используемый в фильтре операционный усилитель позволяет расширить динамический диапазон обрабатываемых сигналов. Форма АЧХ фильтра определяется значениями величин Rf и Cf. Высокое значение добротности сложно обеспечить, так как параметры фильтра сильно зависят от температурного режима. Компоненты вносят дополнительный шум в результирующий сигнал.

Рисунок 2

Аналогичные результаты обработки сигнала могут быть получены с помощью цифровой схемы (рисунок 2). Компонентами схемы являются фильтры нижних частот (ФНЧ), выполняющие предварительное и последующее удаление из частотного спектра дополнительных гармоник сигнала, аналого-цифровой (АЦП) и цифро-аналоговый преобразователи и собственно цифровой фильтр. Амплитудно-частотная характеристика фильтра определяется значениями коэффициентов фильтра С(к). Изменяя количество коэффициентов (длину фильтра) и их значения, можно получить фильтр с любой требуемой амплитудно-частотной характеристикой. Вносимый шум (шумы квантования) зависят от частоты дискретизации и разрядности АЦП и ЦАП, а также точности вычислений.

Отличительной особенностью задач цифровой обработки сигналов является поточный характер обработки больших объемов данных в реальном масштабе времени, требующий от технических средств высокой производительности и обеспечения возможности интенсивного обмена с внешними устройствами. Соответствие данным требованиям достигается в настоящее время благодаря специфической архитектуре сигнальных процессоров, проблемно-ориентированной системе команд.

Сигнальные процессоры обладают высокой степенью специализации. В них используются методы сокращения длительности командного цикла, характерные для универсальных RISC- процессоров, такие как конвейеризация на уровне отдельных микроинструкций и инструкций, размещение большинства операндов в регистрах, использование теневых регистров, сохранения состояния вычислений при переключении контекста, разделение шин программ и данных.

С другой стороны, сигнальные процессоры имеют аппаратное умножение, позволяющее выполнять умножение двух чисел за один командный такт. Кроме того, для эффективной реализации алгоритмов цифровой фильтрации вводится аппаратная поддержка базовых операций: умножения с накоплением (МАС), модульной адресной арифметики, нормирования результата арифметических операций.

Архитектура процессоров обработки сигналов

Практически все сигнальные процессоры имеют схожие базовые модули: вычислительное ядро, служащее для выполнения математических операций; память для хранения данных и программ; устройства преобразования аналоговых сигналов в цифровые и наоборот. К последним относятся не только АЦП и ЦАП, но и аналоговые компараторы и ШИМ модуляторы.

Адрес выполняемой команды отображается в адресном автомате вычислительного ядра сигнального процессора. Обычный цикл работы процессора состоит из выбора команды и данных из памяти программ и данных и сохранения результатов обработки. По отношению к памяти программ и данных различают Фон Неймановскую и Гарвардскую архитектуры процессоров. Основные особенности типов архитектур показаны на рисунке 3.

Фон Неймановская архитектура.

Гарвардская архитектура

Рисунок 3

Фон Неймановская архитектура является стандартом в развитии микропроцессорных систем. Описываемая архитектура наиболее проста, так как программа и данные располагаются в одной и той же памяти. Фон Неймановская архитектура используется для построения в основном универсальных процессоров, таких как процессоры семейства х86. Основная особенность такой архитектуры - наличие только одной шины, в результате за один цикл обращения процессор может получить доступ либо к памяти программ, либо к памяти данных.

Для быстрой обработки данных часто требуется доступа и к памяти данных, и к памяти программ в одном цикле обращения. В Гарвардской архитектуре адресные пространства программ и данных разделены, и доступ к ним процессор может осуществлять параллельно. К сожалению, расплатой за высокую скорость является высокая цена процессора. Двойное адресное пространство требует удвоенного количества адресных линий и линий данных. В результате поиска оптимального решения между ценой и высокой производительностью была создана модифицированная гарвардская архитектура. Ее особенностью является наличие только одной внешней шины. Следствием этого стало уменьшение количества внешних выводов. Внутри процессора адресные пространства программ и данных остались разделенными. Модифицированную гарвардскую архитектуру используют большинство производителей сигнальных процессоров, например фирма Texas Instruments. Структурная схема процессора, имеющего модифицированную гарвардскую архитектуру, представлена на рисунке 4.

Рисунок 4

TMS320C10. Основные характеристики.

ЦОС TMS320C10 представляет собой однокристальную микроЭВМ (ОМЭВМ), предназначенную для использования в различных быстродействующих системах обработки сигналов и управления. Эта ОМЭВМ является первой микроЭВМ семейства TMS320 фирмы Texas Instruments и обеспечивает выполнение пяти миллионов операций в секунду. Специальные команды в сочетании с высокой скоростью их выполнения обеспечивают оптимальные алгоритмы в системах синтезирования и распознавания речи, радиолокационных или оптических датчиков и т.д.

В основу микропроцессора положена модифицированная Гарвардская архитектура, отличием которой от традиционной Гарвардской архитектуры является возможность обмена данными между памятью программ и памятью данных, что повышает гибкость устройства.

ОМЭВМ является 16-разрядным микропроцессором. Его адресное пространство составляет 4К 16-разрядных слов памяти программ и 144 16-разрядных слов памяти данных. Длительность командного цикла процессора составляет 200 нс.

Арифметические функции в процессоре реализованы аппаратно. Он имеет аппаратные умножитель (MULT), устройство сдвига (SHIFTER), аппаратную поддержку автоинкремента / декремента адресных регистров данных (AR0, AR1).

С внешними устройствами процессор взаимодействует через 8 16-разрядных портов ввода/вывода. Предусмотрена возможность обработки внешнего прерывания.

Функциональная схема ОМЭВМ представлена на рисунке 5. На кристалле процессора содержится: память данных 144х 16 бит; программируемая память программ 1536 х 16 бит; 32-разрядные АЛУ и аккумулятор, обеспечивающие операции с двойной точностью; умножитель со временем цикла 200 нс; управляемый сдвиговый регистр для сдвига слов памяти данных в АЛУ; регистр сдвига, который сдвигает содержимое аккумулятора; 16 разрядная шина данных; стек емкостью 4 х 12 бит, который позволяет сохранять текущее состояние; автоикрементируемые / декрементируемые регистры, используемые для косвенной адресации данных и циклического счета; одновекторный прерыватель и задающий генератор.

В системе команд предусмотрено три способа адресации: прямая, косвенная и непосредственная. При прямой адресации 7 младших битов слова команды, объединяясь с указателем страницы данных, формируют адреса памяти данных.

Функциональное назначение выводов процессора представлено в таблице

Обозначение сигнала	Функциональное назначение
Х2/CLKIN	Вход кварцевого резонатора для реализации встроенного генератора, вход внешнего генератора.
X1	Выход встроенного генератора используется для подключения кварцевого резонатора
CLKOUT	Выход сигналов синхронизации составляет ¼ от частоты встроенного генератора или внешнего генератора.
WE	Строб разрешения записи. Строб WE показывает, что на шине данных готовы выводимые данные. Активный уровень низкий
DEN	Строб готовности данных. При активном низком уровне строб DEN показывает, что ОМЭВМ принимает данные с шины данных.
MEN	Управляющий сигнал, генерируемый ЭВМ для разрешения выборки команды из памяти программ. Активный уровень низкий
RS	Сброс. Активный уровень низкий
INT	Вход прерывания. Сигнал прерывания генерируется при подаче отрицательного фронта на вход INT
BIO	Управление переходом
MC/MP	Режим работы микроЭВМ / процессор
A0 .. A11	Адресные линии
PA0 .. PA2	Адреса портов ввода вывода
D0 .. D15	Линии шины данных



Цифровые системы обработки сигналов Заводсков С.Д.