Документ взят из кэша поисковой машины. Адрес
оригинального документа
: http://www.sm.bmstu.ru/sm5/n4/oba/proz3.html
Дата изменения: Thu Feb 15 17:43:25 2007 Дата индексирования: Mon Oct 1 18:58:47 2012 Кодировка: Windows-1251 Поисковые слова: п п р р р р р р р р р р р р р р |
![]() |
![]() |
![]() |
Цифровые системы обработки сигналов |
Цифровая обработка сигнала - это арифметическая обработка в реальном масштабе времени последовательности значений амплитуды сигнала, определяемых через равные временные промежутки. Примерами цифровой обработки являются: Аналоговая обработка сигнала, традиционно используемая во многих радиотехнических устройствах, является во многих случаях более дешевым способом достижения требуемого результата. Однако в том случае, когда требуется высокая точность обработки, миниатюрность устройства, стабильность его характеристик в различных температурных условиях функционирования, цифровая обработка оказывается единственным приемлемым решением. Рисунок 1Пример аналоговой фильтрации сигнала представлен на рисунке 1. Используемый в фильтре операционный усилитель позволяет расширить динамический диапазон обрабатываемых сигналов. Форма АЧХ фильтра определяется значениями величин Rf и Cf. Высокое значение добротности сложно обеспечить, так как параметры фильтра сильно зависят от температурного режима. Компоненты вносят дополнительный шум в результирующий сигнал.Рисунок 2Аналогичные результаты обработки сигнала могут быть получены с помощью цифровой схемы (рисунок 2). Компонентами схемы являются фильтры нижних частот (ФНЧ), выполняющие предварительное и последующее удаление из частотного спектра дополнительных гармоник сигнала, аналого-цифровой (АЦП) и цифро-аналоговый преобразователи и собственно цифровой фильтр. Амплитудно-частотная характеристика фильтра определяется значениями коэффициентов фильтра С(к). Изменяя количество коэффициентов (длину фильтра) и их значения, можно получить фильтр с любой требуемой амплитудно-частотной характеристикой. Вносимый шум (шумы квантования) зависят от частоты дискретизации и разрядности АЦП и ЦАП, а также точности вычислений. Отличительной особенностью задач цифровой обработки сигналов является поточный характер обработки больших объемов данных в реальном масштабе времени, требующий от технических средств высокой производительности и обеспечения возможности интенсивного обмена с внешними устройствами. Соответствие данным требованиям достигается в настоящее время благодаря специфической архитектуре сигнальных процессоров, проблемно-ориентированной системе команд.Сигнальные процессоры обладают высокой степенью специализации. В них используются методы сокращения длительности командного цикла, характерные для универсальных RISC- процессоров, такие как конвейеризация на уровне отдельных микроинструкций и инструкций, размещение большинства операндов в регистрах, использование теневых регистров, сохранения состояния вычислений при переключении контекста, разделение шин программ и данных.С другой стороны, сигнальные процессоры имеют аппаратное умножение, позволяющее выполнять умножение двух чисел за один командный такт. Кроме того, для эффективной реализации алгоритмов цифровой фильтрации вводится аппаратная поддержка базовых операций: умножения с накоплением (МАС), модульной адресной арифметики, нормирования результата арифметических операций.
Практически все сигнальные процессоры имеют схожие базовые модули: вычислительное ядро, служащее для выполнения математических операций; память для хранения данных и программ; устройства преобразования аналоговых сигналов в цифровые и наоборот. К последним относятся не только АЦП и ЦАП, но и аналоговые компараторы и ШИМ модуляторы. Адрес выполняемой команды отображается в адресном автомате вычислительного ядра сигнального процессора. Обычный цикл работы процессора состоит из выбора команды и данных из памяти программ и данных и сохранения результатов обработки. По отношению к памяти программ и данных различают Фон Неймановскую и Гарвардскую архитектуры процессоров. Основные особенности типов архитектур показаны на рисунке 3. Фон Неймановская архитектура .Гарвардская архитектура Рисунок 3Фон Неймановская архитектура является стандартом в развитии микропроцессорных систем. Описываемая архитектура наиболее проста, так как программа и данные располагаются в одной и той же памяти. Фон Неймановская архитектура используется для построения в основном универсальных процессоров, таких как процессоры семейства х86. Основная особенность такой архитектуры - наличие только одной шины, в результате за один цикл обращения процессор может получить доступ либо к памяти программ, либо к памяти данных.Для быстрой обработки данных часто требуется доступа и к памяти данных, и к памяти программ в одном цикле обращения. В Гарвардской архитектуре адресные пространства программ и данных разделены, и доступ к ним процессор может осуществлять параллельно. К сожалению, расплатой за высокую скорость является высокая цена процессора. Двойное адресное пространство требует удвоенного количества адресных линий и линий данных. В результате поиска оптимального решения между ценой и высокой производительностью была создана модифицированная гарвардская архитектура. Ее особенностью является наличие только одной внешней шины. Следствием этого стало уменьшение количества внешних выводов. Внутри процессора адресные пространства программ и данных остались разделенными. Модифицированную гарвардскую архитектуру используют большинство производителей сигнальных процессоров, например фирма Texas Instruments. Структурная схема процессора, имеющего модифицированную гарвардскую архитектуру, представлена на рисунке 4.Рисунок 4ЦОС TMS320C10 представляет собой однокристальную микроЭВМ (ОМЭВМ), предназначенную для использования в различных быстродействующих системах обработки сигналов и управления. Эта ОМЭВМ является первой микроЭВМ семейства TMS320 фирмы Texas Instruments и обеспечивает выполнение пяти миллионов операций в секунду. Специальные команды в сочетании с высокой скоростью их выполнения обеспечивают оптимальные алгоритмы в системах синтезирования и распознавания речи, радиолокационных или оптических датчиков и т.д.В основу микропроцессора положена модифицированная Гарвардская архитектура, отличием которой от традиционной Гарвардской архитектуры является возможность обмена данными между памятью программ и памятью данных, что повышает гибкость устройства. ОМЭВМ является 16-разрядным микропроцессором. Его адресное пространство составляет 4К 16-разрядных слов памяти программ и 144 16-разрядных слов памяти данных. Длительность командного цикла процессора составляет 200 нс. Арифметические функции в процессоре реализованы аппаратно. Он имеет аппаратные умножитель ( MULT), устройство сдвига (SHIFTER), аппаратную поддержку автоинкремента / декремента адресных регистров данных (AR0, AR1).С внешними устройствами процессор взаимодействует через 8 16-разрядных портов ввода/вывода. Предусмотрена возможность обработки внешнего прерывания. Функциональная схема ОМЭВМ представлена на рисунке 5. На кристалле процессора содержится: память данных 144х 16 бит; программируемая память программ 1536 х 16 бит; 32-разрядные АЛУ и аккумулятор, обеспечивающие операции с двойной точностью; умножитель со временем цикла 200 нс; управляемый сдвиговый регистр для сдвига слов памяти данных в АЛУ; регистр сдвига, который сдвигает содержимое аккумулятора; 16 разрядная шина данных; стек емкостью 4 х 12 бит, который позволяет сохранять текущее состояние; автоикрементируемые / декрементируемые регистры, используемые для косвенной адресации данных и циклического счета; одновекторный прерыватель и задающий генератор. В системе команд предусмотрено три способа адресации: прямая, косвенная и непосредственная. При прямой адресации 7 младших битов слова команды, объединяясь с указателем страницы данных, формируют адреса памяти данных. Функциональное назначение выводов процессора представлено в таблице |
Обозначение сигнала |
Функциональное назначение |
Х2/ CLKIN |
Вход кварцевого резонатора для реализации встроенного генератора, вход внешнего генератора. |
X1 |
Выход встроенного генератора используется для подключения кварцевого резонатора |
CLKOUT |
Выход сигналов синхронизации составляет ¼ от частоты встроенного генератора или внешнего генератора. |
WE |
Строб разрешения записи. Строб WE показывает, что на шине данных готовы выводимые данные. Активный уровень низкий |
DEN |
Строб готовности данных. При активном низком уровне строб DEN показывает, что ОМЭВМ принимает данные с шины данных. |
MEN |
Управляющий сигнал, генерируемый ЭВМ для разрешения выборки команды из памяти программ. Активный уровень низкий |
RS |
Сброс. Активный уровень низкий |
INT |
Вход прерывания. Сигнал прерывания генерируется при подаче отрицательного фронта на вход INT |
BIO |
Управление переходом |
MC/MP |
Режим работы микроЭВМ / процессор |
A0 .. A11 |
Адресные линии |
PA0 .. PA2 |
Адреса портов ввода вывода |
D0 .. D15 |
Линии шины данных |
Рисунок 5 Системы цифровой обработки сигналов, реализуемые на базе ЦПОС, относятся к классу цифровых микропроцессорных систем, функционирование которых помимо конфигурации аппаратных средств определяется также программным обеспечением. Эта особенность обуславливает следующую последовательность этапов проектирования подобных систем (рисунок 6). Рисунок 6На первом этапе находится та или иная математическая модель цифровой обработки сигналов, позволяющая с заданной степенью точности удовлетворить технические требования к проектируемой системе. В качестве такой модели в общем случае выступает некоторый оператор F, связывающий однозначной функцией множество входных воздействий X и множество реакций Y. При этом компонентами множеств могут выступать как непосредственно цифровые последовательности, так и их образы.Следующим после нахождения оператора следует этап структурного синтеза алгоритма обработки. Специфика проектирования устройства на базе ЦПОС состоит в том, что его структура (состав отдельных компонентов и связь между ними) определяется, с одной стороны, применяемым элементным базисом, а с другой стороны, типом выполняемых процессором операций и числом используемых переменных, то есть алгоритмом обработки. Следовательно, этап структурного синтеза заключается в нахождении алгоритма (последовательности выполняемых процессором действий по вычислению реакции Y из входного действия X) исходя из заданного оператора F. Алгоритм характеризуется прежде всего его базисом, включающем совокупность множества переменных и множества выполняемых ЦПОС операций (действий).Для того чтобы избежать применения нескольких ЦПОС, внешних ПЗУ и ОЗУ, в качестве критериев оптимальности процедуры проектирования можно использовать ограничения по производительности (для выбранного процессора), объемам ПЗУ и ОЗУ. На этапе синтеза алгоритма могут быть использованы критерии синтеза, направленные на повышение быстродействия, сокращение числа используемой памяти и разрядности представления переменных. Конечной целью проектирования систем ЦОС для сигнального процессора является программа для ЦПОС. Второй этап разработки системы ЦОС - этап проектирования и изготовления ее аппаратных и программных средств. При проектировании аппаратных средств
На третьем и последнем этапе разработки системы ЦОС выполняют комплексную отладку аппаратных и программных средств системы ЦОС и ее испытания. Наиболее эффективными средством автоматизации процесса комплексной отладки являются внутрисхемные эмуляторы в комплексе с обычным измерительным оборудованием, характерным для цифровых систем.
Структурная схема типичной системы обработки сигналов представлена на рисунке 7. Память необходима для хранения алгоритмов обработки и промежуточных результатов. ЦАП и АЦП преобразуют информацию, обрабатываемую ЦОС. Дискретный ввод и вывод служат для получения и выдачи дискретной информации. ЦОС (Цифровой Сигнальный Процессор) выполняет требуемую обработку. Аналоговые фильтры служат для устранения погрешностей квантования.Рисунок 7Рассмотрим особенности каждого из узлов, входящих в аппаратную часть системы ЦОС, на примере ЦОС TMS32010, а также рассмотрим особенности, присущие и другим процессорам. Цифровой процессор TMS32010, рассмотренный ранее, содержит на кристалле следующие аппаратные средства: память данных; память команд; АЛУ; устройство умножения.Для реализации системы ЦОС на рассматриваемом процессоре необходимы дополнительные аппаратные средства, к числу которых относятся аналогово-цифровые и цифро-аналоговые преобразователи (АЦП, ЦАП), устройства внешней памяти и ввода вывода. Схема взаимодействия ЦОС с устройствами ЦАП/АЦП показана на рисунке 8 .Рисунок 8Внутренняя память команд процессора TMC32010 имеет емкость 1.5К слов, а адресное пространство 4К слов. Когда внутренней памяти недостаточно, необходимо использовать внешнюю память, формируемую на нескольких внешних микросхемах. Выбор необходимой микросхемы производится с помощью специальной схемы. Для дешифрации микросхем памяти наиболее часто используют интегральные дешифраторы, на вход которых подаются старшие адресные выводы процессора.Для решения некоторых задач ЦОС может потребоваться память объемом более 4К слов. Поскольку ЦПОС имеет только 12 адресных линий, для использования памяти объемом более 4К слов необходима ее сегментация, при которой вся память делится на сегменты 4К слов. Сначала выбирается требуемый сегмент, а затем происходит обращение к ячейке внутри сегмента. Функциональная схема устройства, использующего внешнюю память емкостью 16Кх16бит, приведена на рисунке 9. Рисунок 9Память устройства состоит из 4 микросхем памяти емкостью 8Кх8бит. Управление памятью производится с помощью регистра страницы и дешифратора страницы. Для задания страницы памяти необходимо записать номер страницы в регистр страницы. Регистр страницы располагается в адресном пространстве портов ввода вывода. Для дешифрации адреса порта может использоваться логический элемент И-НЕ или специальная схема дешифратора (рисунок 10). Временные диаграммы работы процессора с внешними устройствами представлены на рисунках 11, 12. Рисунок 10Рисунок 11Рисунок 12Для устранения эффектов наложения спектр входного сигнала ограничивается полосой пропускания ФНЧ1, меньшей, чем половина частоты дискретизации АЦП. Аналоговый сигнал преобразуется в цифровой код, затем накапливается в Буфере 1, который необходим для согласования скоростей работы АЦП и ЦПОС. Временная диаграмма работа АЦП представлена на рисунке 13. В качестве примера на рисунке представлена временная диаграмма работы АЦП AD7892 Analog Devices. АЦП последовательного приближения , 12 разрядов, время преобразования порядка 2 мкс., имеет интерфейс для включения непосредственно на шину микропроцессора, данные представляются в дополнительном коде. Данное АЦП позволяет подключать его непосредственно на шину микропроцессора, но в нашем примере мы не будем использовать эту возможность.Рисунок 13Для запуска преобразования необходимо подать сигнал CONVST низким уровнем - это можно сделать либо непосредственно программируемым выходом процессора, либо специализированным внешним устройством:
Наличие собственного запускающего таймера характерен для законченных периферийных устройств (модулей аналогового ввода), они, как правило, поддерживают блочный обмен с ЦПОС. Модуль включает в себя таймер, определяющий период квантования, фильтр низких частот, контроллер управления обменом и буфер данных АЦП, который может хранить несколько отсчетов входных данных. Запуск путем записи кодовой последовательности во внешний регистр является оптимальным решением, когда количество АЦП более 2, а период квантования более 10мкс. При этом устройство запуска состоит из дешифратора адреса регистра управления и собственно регистра. Запуск обращением в определенную область памяти - частный случай запуска путем записи кодовой последовательности во внешний регистр. В этом случае устройство запуска состоит только из дешифратора адреса внешней ячейки памяти или регистра. Сигнал ЕОС оповещает о завершении цикла преобразования, с приходом этого сигнала данные готовы для считывания. Для оповещения программы ЦОС о новых входных данных могут использоваться следующие способы:
В случае использования сигнала INT после получения запроса на прерывание по входу INT процессор прерывает свою работу, текущее значение счетчика команд запоминается в стеке, а в счетчик команд загружается число 2 (процессор переходит к выполнению команды, расположенной по адресу 2). Подпрограмму обработки прерываний следует располагать с адреса 2. В случае наличия в системе только одного источника прерывания (например, АЦП) происходит его обработка (чтение данных из буфера АЦП). Если источников прерывания несколько, процессор переходит к подпрограмме обработки прерываний, которая выдает сигнал подтверждения прерывания. Поскольку в ЦПОС TMS32010 отсутствует специальный вывод подтверждения прерывания, для этого используется команда вывода во внешний порт, например, в порт номер 3 выводится нулевое значение. При этом на линии подтверждения прерывания, полученной с помощью дешифратора адреса портов, формируется высокий уровень. Сигнал подтверждения прерывания проходит последовательно через все внешние устройства, но поступает на вход Разрешение только того внешнего устройства, выход INT которого имеет активный уровень. Получив сигнал разрешения, внешнее устройство выставляет на выходе BIO низкий (активный) уровень, а на шину данных - свой код. Далее программа анализирует состояние выхода BIO. При появлении на нем сигнала низкого уровня с шины данных считывается код устройства, вызвавшего прерывание (рисунок 14).Рисунок 14В том случае, если в системе имеется только одно АЦП, или все АЦП (любые устройства ввода) работают в синхронном режиме, возможно использование линии BIO для оповещения программы ЦОС. Тогда при выполнении команды BIOZ (ветвление при условии равенства 0 внешней линии BIO) в программе обработки осуществится переход по адресу, указанному в этой команде. Для нескольких несинхронных источников сигнала производится определение источника запроса ветвления по алгоритму, описанному ранее.В случае использования внешнего регистра для оповещения программы ЦОС о новых входных данных в программе предусматривается чтение внешнего регистра и проверка его содержимого. В том случае, если в нем находится код, характеризующий завершения преобразования, производится переход на подпрограмму считывания данных из АЦП. Последний способ является общим случаем ранее рассмотренного. Многоканальные устройства аналогового ввода могут быть построены либо с помощью аналоговых коммутаторов, устанавливаемых на вход АЦП после ФНЧ, при этом в расчете фильтра учитывается и период коммутации, либо использованием нескольких АЦП. Как уже говорилось, устройства ЦАП служат для вывода аналоговой информации на внешние устройства. В этом разделе рассмотрим принципы построения устройств вывода аналоговой информации. В качестве примера рассмотрим отечественный ЦАП 594ПА1, имеющий 12 разрядов, время преобразования 3.5 мкс. Выбранный ЦАП имеет токовый выход и требует внешнего источника опорного напряжения. Система аналогового вывода состоит из Буфера 2 (рисунок 8), предназначенного для согласования скорости работы ЦАП и ЦПОС. Запись данных в буфер производится сигналом MEN. ФНЧ 2 производит фильтрацию выходного сигнала.Особенностью данного ЦАП является работа цифровых линий данных в прямом коде, поэтому программа вывода данных в ЦАП должна производить преобразование форматов данных. Многоканальные устройства аналогового вывода могут строится по схеме "один ЦАП, несколько УВХ (УВХ- устройства выборки хранения)", либо использованием нескольких ЦАП с одним опорным напряжением (рисунок 15). Рисунок 15Наиболее распространенной среди микроконтроллеров является мультиплексированная внешняя шина адреса и данных, данная особенность позволяет изготовителю микросхемы сэкономить на внешних выводах, а разработчика заставляет усложнить конструкцию при использовании внешней памяти. Мультиплексированная шина имеет два разделенных во времени цикла:
Временные диаграммы работы устройства, использующего мультиплексированную внешнюю шину, представлены на рисунке 16. Для различения циклов выдачи адреса и данных контроллеры имеют дополнительный управляющий сигнал AEN, говорящий о достоверности адреса.Рисунок 16
Структурная схема преобразования мультиплексированной шины к разделенным шинам адреса и данных приведена на рисунке 17. Рисунок 17Список литературы |
||
![]() |