Äîêóìåíò âçÿò èç êýøà ïîèñêîâîé ìàøèíû. Àäðåñ îðèãèíàëüíîãî äîêóìåíòà : http://www.naic.edu/~aoftm/dpb1.ps Äàòà èçìåíåíèÿ: Thu Mar 20 23:38:47 1997 Äàòà èíäåêñèðîâàíèÿ: Mon Oct 1 20:03:53 2012 Êîäèðîâêà:

Date:
May
11,
1995
Sheet
1
of
1
Size
Document
Number
REV
C
Title
Data
Packer
Board
Ithaca,
NY
14853
513
Space
Sciences
Bld.
Cornell
University
NAIC
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
JP1 HEADER
17X2
A1
2
A2
3
A3
4
A4
5
A5
6
A6
7
A7
8
A8
9
G
19
DIR
1
B1
18
B2
17
B3
16
B4
15
B5
14
B6
13
B7
12
B8
11
U1
74AC245
RDFIFO* DMPFIN* BRST* CFG/RUN* CLK+ CLK­
PM
A D D 4
A D D 5
A D D 6
A D D 7
A D D 2
A D D 3
DP4
SPA40 SPA42 SPA44 SPA46
SPA41 SPA43 SPA45 SPA47
SPA40 SPA41 SPA42 SPA43 SPA44 SPA45 SPA46 SPA47
SPA4[0..7]
A4
32
A5
31
A6
30
A7
29
OE
28
I/O8
27
I/O7
26
I/O6
23
I/O5
22
A8
21
A9
20
A10
19
A11
18
A12
17
A3
1
A2
2
A1
3
A0
4
CE
5
I/O1
6
I/O2
7
I/O3
10
I/O4
11
WE
12
A16
13
A15
14
A14
15
A13
16
U2
TC55B8128
RAW0 RAW1 RAW2 RAW3 RAW4 RAW5 RAW6 RAW7
D I P 0
D I P 1
D I P 2
D I P 3
D I P 4
D I P 5
A D D 0
A D D 1
RDF0 RDF1 RDF2 RDF3 RDF4
RDF5
RDF6
RDF7
DP4
SPA40
SPA41
SPA42
SPA43
SPA44 SPA45 SPA46 SPA47
I/O40 I/O41 I/O42 I/O43
I/O44
I/O45
I/O46
I/O47
I/O4[0..7]
VCC
CHIP
DP4
P 0 2
P 1 4
P 2 6
P 3 8
P 4 1 1
P 5 1 3
P 6 1 5
P 7 1 7
Q 0 3
Q 1 5
Q 2 7
Q 3 9
Q 4 1 2
Q 5 1 4
Q 6 1 6
Q 7 1 8
G 1
P = Q
1 9
U21
74HC521
LOAD0 LOAD1 LOAD2 LOAD3 LOAD4 LOAD5 LOAD6 LOAD7
I/O40 I/O41 I/O42 I/O43 I/O44 I/O45 I/O46 I/O47
A1
10
A2
8
A3
3
A4
1
B1
11
B2
7
B3
4
B4
16
C0
13
S1
9
S2
6
S3
2
S4
15
C4
14
U9
74LS83
I/O40 I/O41 I/O42 I/O43
DP4
A1
2
A2
3
A3
4
A4
5
A5
6
A6
7
A7
8
A8
9
G1
1
G2
19
Y1
18
Y2
17
Y3
16
Y4
15
Y5
14
Y6
13
Y7
12
Y8
11
U17
74HCT541
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
JP2 HEADER
25X2
CLK+ CLK­ DMPFIN* FVRQUL* RDFIFO* CFG/RUN* PM
DPRES RAWRES LOAD0 LOAD2 LOAD4 LOAD6 RAW0 RAW2 RAW4 RAW6 RDF0 RDF2 RDF4 RDF6
SUM1A SUM2A SUM3A SUM4A
OUT1
OUT2
DPB
HEADER BRST* CHIP DPCNT RAWCNT LOAD1 LOAD3 LOAD5 LOAD7 RAW1 RAW3 RAW5 RAW7 RDF1 RDF3 RDF5 RDF7
RAW[0..7]
CFG/RUN2*
1 2 3 4 5 6 7 8 9 10
JP6 HEADER
10
CLK
10
RST
11
Q1
9
Q2
7
Q3
6
Q4
5
Q5
3
Q6
2
Q7
4
Q8
13
Q9
12
Q10
14
Q11
15
Q12
1
U16 4040
RAW0 RAW1 RAW2 RAW3 RAW4 RAW5 RAW6 RAW7
RAWRES
RAWCNT
PM
SUM5A SUM6A SUM7A SUM8A
SUM1 SUM2 SUM3 SUM4
1 2 3 4
JP7 4
HEADER
OUT1 OUT2
incrementing
SRAM
address
A[0..7]
Bi­directional
RAW[0..7]
lines
used
for
raw
SPA
output
to
SBUS
and
for
for
pre­loading
A1
2
A2
3
A3
4
A4
5
A5
6
A6
7
A7
8
A8
9
G1
1
G2
19
Y1
18
Y2
17
Y3
16
Y4
15
Y5
14
Y6
13
Y7
12
Y8
11
U25
74HCT541
SUM1 SUM2 SUM3
LOAD0 LOAD1 LOAD2 LOAD3 LOAD4 LOAD5 LOAD6 LOAD7
I/O30 I/O31 I/O32 I/O33 I/O34 I/O35 I/O36 I/O37
A1
10
A2
8
A3
3
A4
1
B1
11
B2
7
B3
4
B4
16
C0
13
S1
9
S2
6
S3
2
S4
15
C4
14
U10 74LS83
A1
10
A2
8
A3
3
A4
1
B1
11
B2
7
B3
4
B4
16
C0
13
S1
9
S2
6
S3
2
S4
15
C4
14
U13 74LS83
I/O30 I/O31 I/O32 I/O33 I/O44 I/O45 I/O46 I/O47 I/O34 I/O35 I/O36 I/O37
DP3
SUM1A SUM2A SUM3A SUM4A SUM1B SUM2B SUM3B
A1
2
A2
3
A3
4
A4
5
A5
6
A6
7
A7
8
A8
9
G1
1
G2
19
Y1
18
Y2
17
Y3
16
Y4
15
Y5
14
Y6
13
Y7
12
Y8
11
U18
74HCT541
A4
32
A5
31
A6
30
A7
29
OE
28
I/O8
27
I/O7
26
I/O6
23
I/O5
22
A8
21
A9
20
A10
19
A11
18
A12
17
A3
1
A2
2
A1
3
A0
4
CE
5
I/O1
6
I/O2
7
I/O3
10
I/O4
11
WE
12
A16
13
A15
14
A14
15
A13
16
U4
TC55B8128
RAW0 RAW1 RAW2 RAW3 RAW4 RAW5 RAW6 RAW7
D I P 0
D I P 1
D I P 2
D I P 3
D I P 4
D I P 5
A D D 0
A D D 1
RDF0 RDF1 RDF2 RDF3 RDF4
RDF5
RDF6
RDF7
DP3
DP3
SPA30
SPA31
SPA32
SPA33
SPA34 SPA35 SPA36 SPA37
I/O30 I/O31 I/O32 I/O33
I/O34
I/O35
I/O36
I/O37
I/O3[0..7]
VCC
CHIP
P 0 2
P 1 4
P 2 6
P 3 8
P 4 1 1
P 5 1 3
P 6 1 5
P 7 1 7
Q 0 3
Q 1 5
Q 2 7
Q 3 9
Q 4 1 2
Q 5 1 4
Q 6 1 6
Q 7 1 8
G 1
P = Q
1 9
U22
74HC521
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
JP3 HEADER
17X2
A1
2
A2
3
A3
4
A4
5
A5
6
A6
7
A7
8
A8
9
G
19
DIR
1
B1
18
B2
17
B3
16
B4
15
B5
14
B6
13
B7
12
B8
11
U3
74AC245
RDFIFO* DMPFIN* BRST* CFG/RUN* CLK+ CLK­
PM
A D D 4
A D D 5
A D D 6
A D D 7
A D D 2
A D D 3
DP3
SPA30 SPA32 SPA34 SPA36
SPA31 SPA33 SPA35 SPA37
SPA30 SPA31 SPA32 SPA33 SPA34 SPA35 SPA36 SPA37
SPA3[0..7] SPA2[0..7]
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
JP4 HEADER
17X2
A1
2
A2
3
A3
4
A4
5
A5
6
A6
7
A7
8
A8
9
G
19
DIR
1
B1
18
B2
17
B3
16
B4
15
B5
14
B6
13
B7
12
B8
11
U5
74AC245
RDFIFO* DMPFIN* BRST* CLK+ CLK­
PM
A D D 4
A D D 5
A D D 6
A D D 7
A D D 2
A D D 3
DP2
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
JP5 HEADER
17X2
A1
2
A2
3
A3
4
A4
5
A5
6
A6
7
A7
8
A8
9
G
19
DIR
1
B1
18
B2
17
B3
16
B4
15
B5
14
B6
13
B7
12
B8
11
U7
74AC245
SPA10 SPA11
SPA20 SPA22 SPA24 SPA26
SPA21 SPA23 SPA25 SPA27
SPA20 SPA21 SPA22 SPA23 SPA24 SPA25 SPA26 SPA27
SPA1[0..7]
CFG/RUN2*
A4
32
A5
31
A6
30
A7
29
OE
28
I/O8
27
I/O7
26
I/O6
23
I/O5
22
A8
21
A9
20
A10
19
A11
18
A12
17
A3
1
A2
2
A1
3
A0
4
CE
5
I/O1
6
I/O2
7
I/O3
10
I/O4
11
WE
12
A16
13
A15
14
A14
15
A13
16
U6
TC55B8128
RAW0 RAW1 RAW2 RAW3 RAW4 RAW5 RAW6 RAW7
D I P 0
D I P 1
D I P 2
D I P 3
D I P 4
D I P 5
A D D 0
A D D 1
RDF0 RDF1 RDF2 RDF3 RDF4
RDF5
RDF6
RDF7
RAW0 RAW1
DP2
DP2
SPA20
SPA21
SPA22
SPA23
SPA24 SPA25 SPA26 SPA27
I/O20 I/O21 I/O22 I/O23
I/O24
I/O25
I/O26
I/O27
I/O2[0..7]
VCC
CHIP
P 0 2
P 1 4
P 2 6
P 3 8
P 4 1 1
P 5 1 3
P 6 1 5
P 7 1 7
Q 0 3
Q 1 5
Q 2 7
Q 3 9
Q 4 1 2
Q 5 1 4
Q 6 1 6
Q 7 1 8
G 1
P = Q
1 9
U23
74HC521
LOAD0 LOAD1 LOAD2 LOAD3 LOAD4 LOAD5 LOAD6 LOAD7
I/O20 I/O21 I/O22 I/O23 I/O24 I/O25 I/O26 I/O27
A1
10
A2
8
A3
3
A4
1
B1
11
B2
7
B3
4
B4
16
C0
13
S1
9
S2
6
S3
2
S4
15
C4
14
U11 74LS83
A1
10
A2
8
A3
3
A4
1
B1
11
B2
7
B3
4
B4
16
C0
13
S1
9
S2
6
S3
2
S4
15
C4
14
U14 74LS83
I/O20 I/O21 I/O22 I/O23 I/O10 I/O11 I/O12 I/O13
DP2
SUM4B SUM5A SUM6A SUM7A SUM8A SUM5B SUM6B SUM7B SUM8B
A1
2
A2
3
A3
4
A4
5
A5
6
A6
7
A7
8
A8
9
G1
1
G2
19
Y1
18
Y2
17
Y3
16
Y4
15
Y5
14
Y6
13
Y7
12
Y8
11
U19
74HCT541
SUM1B SUM2B SUM3B SUM4B
SUM5 SUM6 SUM7 SUM8 SUM9
DPB
ADDRESS
VCC
VDD
+5V
VSS
GND
SUM4 SUM5 SUM6 SUM7 SUM8 SUM9
C1 15
D1
1N5908
C2 0.1
C3 0.1
C4 0.1
C5 0.1
VCC
5
9
4
8
3
7
2
6
1
P1
CONNECTOR
DB9
VCC
CLK
10
RST
11
Q1
9
Q2
7
Q3
6
Q4
5
Q5
3
Q6
2
Q7
4
Q8
13
Q9
12
Q10
14
Q11
15
Q12
1
U15 4040
ADD0 ADD1 ADD2 ADD3 ADD4 ADD5 ADD6 ADD7
1 2 3 4 5 6
12 11 10 9 8 7
S1 SW
DIP­6
VCC
DIP0 DIP1 DIP2 DIP3 DIP4 DIP5
DPRES
DPCNT
SUM5B SUM6B SUM7B SUM8B
R1 1K
R2 1K
R3 1K
R4 1K
R5 1K
R6 1K
FOUR
CHANNEL ADDITION
LOAD0 LOAD1 LOAD2 LOAD3 LOAD4 LOAD5 LOAD6 LOAD7
I/O10 I/O11 I/O12 I/O13 I/O14 I/O15 I/O16 I/O17
A1
10
A2
8
A3
3
A4
1
B1
11
B2
7
B3
4
B4
16
C0
13
S1
9
S2
6
S3
2
S4
15
C4
14
U12 74LS83
I/O24 I/O25 I/O26 I/O27 I/O14 I/O15 I/O16 I/O17
DP1
A1
2
A2
3
A3
4
A4
5
A5
6
A6
7
A7
8
A8
9
G1
1
G2
19
Y1
18
Y2
17
Y3
16
Y4
15
Y5
14
Y6
13
Y7
12
Y8
11
U20
74HCT541
DRIVER
FOR
SRAM
PRE­LOAD
A4
32
A5
31
A6
30
A7
29
OE
28
I/O8
27
I/O7
26
I/O6
23
I/O5
22
A8
21
A9
20
A10
19
A11
18
A12
17
A3
1
A2
2
A1
3
A0
4
CE
5
I/O1
6
I/O2
7
I/O3
10
I/O4
11
WE
12
A16
13
A15
14
A14
15
A13
16
U8
TC55B8128
RAW2 RAW3 RAW4 RAW5 RAW6 RAW7
RDF0 RDF1 RDF2 RDF3 RDF4
RDF5
RDF6
RDF7
DP1
I/O1[0..7]
I/O10 I/O11 I/O12 I/O13
I/O14
I/O15
I/O16
I/O17
SPA10
SPA11
SPA12
SPA13
SPA14 SPA15 SPA16 SPA17
CHIP
SRAM
RAW
DATA
OUT
DPB
ADDRESS
SELECT
D I P 0
D I P 1
D I P 2
D I P 3
D I P 4
D I P 5
A D D 0
A D D 1
DP1
P 0 2
P 1 4
P 2 6
P 3 8
P 4 1 1
P 5 1 3
P 6 1 5
P 7 1 7
Q 0 3
Q 1 5
Q 2 7
Q 3 9
Q 4 1 2
Q 5 1 4
Q 6 1 6
Q 7 1 8
G 1
P = Q
1 9
U24
74HC521
RDFIFO* DMPFIN* BRST* CLK+ CLK­
PM
DP1
SPA12 SPA13 SPA14 SPA15 SPA16 SPA17
SPA10 SPA12 SPA14 SPA16
SPA11 SPA13 SPA15 SPA17 FVRQUL* SPA
HEADERS
A D D 4
A D D 5
A D D 6
A D D 7
A D D 2
A D D 3
CFG/RUN2*