|
ИНТЕРФЕЙСЫ ОТКРЫТЫХ СИСТЕМ. УЧЕБНЫЙ КУРС.
К.
Э. Эрглис
Изд-во "Горячая
линия-Телеком"
Москва 2000
В
книге описаны интерфейсы открытых
информационных, вычислительных и
измерительно-управляющих систем: интерфейсы
с последовательной передачей битов,
приборный интерфейс GPIB.
системы КАМАК, VME,
Multibus,
Фастбас, Futurebus+,
МСИ, РСI,
SCI
(РСИ), HiRelPCI,
интерфейсы супер-компьютеров. Описаны
современные сетевые технологии: Этернст,
Интернет, АТМ, SerialPlus,
Myrinet.
Рассмотрены
логические протоколы, физические сигналы,
конструктивы модулей и крейтов, разъемы,
кабели, а также вопросы защиты интерфейсов
от электромагнитных помех и наводок.
Прослежено развитие систем от первых
стандартов до современного состояния.
Учебное
пособие подготовлено по оригинальным
стандартам на интерфейсы и материалам
лекционного курса, читаемого автором в
Снежинском физико-техническом институте
для студентов специальностей: "Вычислительные
машины, комплексы, системы и сети" и "Информационно-измерительная
техника и технологии". Книга может быть
полезна для студентов других
специальностей, а также для инженеров НИИ и
КБ.
СОДЕРЖАНИЕ
ПРЕДИСЛОВИЕ
1.
ОБЩИЕ ПОЛОЖЕНИЯ
1.1. Значимость
интерфейсов
1.2. Терминология
1.3. Организации,
утверждающие стандарты
1.4. Эталонная модель
взаимосвязи открытых систем
2.
ПОСЛЕДОВАТЕЛЬНЫЕ ИНТЕРФЕЙСЫ
2.1. Электрическая
схема интерфейса MIL-1553B
2.2. Физическое
отображение логических сигналов
2.3. Сообщения
в MIL-1553B
2.4. Интерфейс
MIL-1773
2.5. Интерфейсы
для телеграфной и телефонной связи
3.
ПРИБОРНЫЙ ИНТЕРФЕЙС
3.1. Параллельная
магистраль GPIB
3.2. Последовательная
магистраль HP-IL
4.
СИСТЕМА КАМАК
4.1. Из
истории модульных систем
4.2. Стандарты
КАМАК
4.3. Базовый
стандарт ГОСТ 27080-93 - крейт и модули
4.4. Параллельная
ветвь, КАМАК
4.5. Последовательная
магистраль КАМАК
4.6. Типы
крейт-контроллеров
4.7. КАМАК-КОМПЕКС
4.8. FASTCAMAC
4.9.
"Вектор"
4.10.
Заключение
5.
СИСТЕМА VME
5.1. Евромеханика
5.2. Крейт
и модули VME
5.4. Арбитрация
в крейте VME
5.5. Прерывания
работы процессоров
5.6. Группа
служебных линий
5.7. Локальная
магистраль VMX
5.8. Последовательная
магистраль VMS
5.9. Ассоциация
VITA
5.10. Система VXI
5.11. Виртуальные приборы и их
программирование
6.
СИСТЕМА MULTIBUS
6.1. История
и стандарты
6.2. Базовый
стандарт в системе Multibus I
6.3. Локальная
магистраль LBX
6.4. Магистраль
Multichannel
6.5. Магистраль
SBX
6.6. Магистраль
Bitbus
6.7. Общие
характеристики системы Multibus II
6.8. Системная
магистраль PSB
6.9. Вспомогательные
магистрали в системе Multibus
I
6.10. Заключение - VME
и Multibus
7.
МОЩНЫЕ МАГИСТРАЛЬНО-МОДУЛЬНЫЕ
СИСТЕМЫ
7.1. Система Фастбас
7.2. Расширение стандарта
Фастбас на малые модули и крейты в
СССР
7.3.
Система
Futurcbus
7.4. Futurcbus+
7.5. Многоуровневый
системный интерфейс (МСИ)
7.6. Заключение
8.
PCI
- ЛОКАЛЬНАЯ МАГИСТРАЛЬ ПЕРСОНАЛЬНЫХ
КОМПЬЮТЕРОВ
8.1. Комплекс
микропроцессора и периферийных
устройств
8.2. Терминология
8.3. Сигналы в магистрали PCI
8.4. Назначение контактов
разъемов на магистрали
8.5. Определение команд
8.6. Основы логического
протокола
8.7. Трансакции
8.8. Арбитрация
8.9. Конфигурация и
инициализация систем
8.10. Электрические
характеристики
8.11. Тактовые импульсы и
быстродействие магистрали
8.12. CompactPCI
8.13.
Версия
PCI 2.2
8.14. HiRelPCl
8.15. Заключение
9.
РАСШИРЯЕМЫЙ СВЯЗНЫЙ ИНТЕРФЕЙС -логический
протокол
9.1. Предпосылки к
разработке системы
9.2. Структура узлов и
сетей РСИ
9.3. Трансакции в РСИ
9.4. Адресация
9.5. Пакеты посылки
9.6. Форматы трансакций
9.7. Очереди пакетов в
узлах
9.8. Распределение
пропускной способности по
приоритетам
9.9. Переключатели-
9.10. Дальние трансакции
9.11. Трансакции пересылки
9.12. Передачи избранных байтов
9.13. Основные логические протоколы и
форматы
9.14. Свободные символы
9.15. Соглашение о выставлении флага при
пакетах разного типа
9.16. Формат символов при
последовательной передаче по-битно
9.17. Синхронизация в колечках
9.18. Таймауты запросчика
9.19. Работа дворника в колечке
9.20. Инициализация систем
9.21. Связность кэш-строк
9.22 Прикладной программный интерфейс
для программирования
физического уровня систем РСИ (ПИФУ)
9.23. Заключение
10.
РАСШИРЯЕМЫЙ СВЯЗНЫЙ
ИНТЕРФЕЙС - конструкции и сигналы
10.1. Крейт и модули
10.2. Разъем
10.3. Питание модулей и нулевые
проводники
10.4. Географическая адресация
10.5. Дифференциальные сигналы
10.6. Разъемы и кабели для передачи НВДС
10.7. Окно сигналов
10.8. Последовательные каналы с
однополярными сигналами
10.9. Коррекция задержек и разброса
фронтов НВДС
11.
РСИ В СУПЕРКОМПЬЮТЕРАХ
11.1. О суперкомпьютерах и их применениях
11.2. Регулярные структуры компьютеров
11.3. Переключатели
11.4. Пропускная способность РСИ и
производительность процессоров
11.5. Интерфейсы памяти
11.6. Связи кэшей в суперкомпьютерах
11.7. РСИ в системах реального времени
11.8. Фирменные суперкомпьютеры с
интерфейсом РСИ
11.9. Заключение
12.
ОСНОВНЫЕ СЕТЕВЫЕ
ТЕХНОЛОГИИ
12.1. Функциональные профили
12.2. Сеть Этернет
12.3. Сеть Интернет
12.4. Сеть АТМ с асинхронными временными
ячейками
12.5. СериалПлюс
12.6. Изохронные режимы
12.7. Система
Myrinet
12.8. Заключение
13.
ЭЛЕКТРОМАГНИТНЫЕ ПОМЕХИ И НАВОДКИ В
ИНТЕРФЕЙСАХ
13.1. Происхождение помех и наводок
13.2. Характеристики электрических линий
13.3. Предотвращение возникновения помех
13.4. Уменьшение взаимного влияния
информационных линий
13.5. Защита аппаратуры от помех,
приходящих из сети питания
13.6. Примеры применения методов борьбы с
помехами
13.7. Меры по уменьшению помех и наводок,
принятые в стандартах
13.8. О систематических и случайных
помехах
13.9. Заключение
ЛИТЕРАТУРА
С
книгой можно ознакомиться в
библиотеке Секции открытых систем
Совета РАН "Научные
телекоммуникации и информационная
инфраструктура"
(Москва, ул. Вавилова, д. 44, корп.2, комн.
43, Тел.: (095)135-80-42, 135-02-80, E-mail: casr@ire.ras.ru)
|
